AD7949
VDD = 2.3 V至4.5 V ， VIO = 1.8 V至VDD ，规格全牛逼
民
给T
最大
中，除非另有说明。
表4 。
参数
1
转换时间： CNV上升沿到数据可用
采集时间
转换之间的时间
数据读/写转换期间
CNV脉冲宽度
SCK周期
SCK低电平时间
SCK高时间
SCK下降沿到数据仍然有效
SCK下降沿到数据有效延迟
VIO以上3 V
VIO以上2.7 V
VIO以上2.3 V
VIO以上1.8 V
CNV低到SDO D15 MSB有效
VIO以上3 V
VIO以上2.7 V
VIO以上2.3 V
VIO以上1.8 V
CNV高或最后一个SCK下降沿到SDO高阻抗
CNV低到SCK上升沿
DIN从SCK上升沿有效建立时间
从DIN SCK上升沿有效保持时间
1
符号
t
CONV
t
ACQ
t
CYC
t
数据
t
CNVH
t
SCK
t
SCKL
t
SCKH
t
HSDO
t
DSDO
民
1.8
5
典型值
最大
3.2
1.2
10
t
DSDO
+ 2
12
12
5
24
30
38
48
单位
μs
μs
μs
μs
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
t
EN
21
27
35
45
50
10
5
5
t
DIS
t
CLSCK
t
SDIN
t
HDIN
参见图2和图3中负载条件。
500A
I
OL
到SDO
C
L
50pF
500A
I
OH
1.4V
图2.负载电路的数字接口时序
70 ％ VIO
30 ％ VIO
t
延迟
2V或VIO - 0.5V
1
0.8V或0.5V
2
1
2
t
延迟
2V或VIO - 0.5V
1
0.8V或0.5V
2
07351-003
2V IF VIO高于2.5V ， VIO - 0.5V VIO IF低于2.5V 。
0.8V VIO IF高于2.5V ， 0.5V VIO IF低于2.5V 。
图3.电压电平的时序
版本B |第32 6
07351-002
