AD5412/AD5422
时序特性
AV
DD
= 10.8 V至26.4 V， AV
SS
= -26.4 V到-3 V / 0 V ， AV
DD
+ | AV
SS
| < 52.8V ， GND = 0 V ， REFIN = 5 V外部; DV
CC
= 2.7 V至5.5 V.
V
OUT
: R
负载
= 1千欧，C
L
= 200 pF的，我
OUT
: R
负载
= 300 Ω ;所有规格牛逼
民
给T
最大
中，除非另有说明。
表4 。
参数
1, 2, 3
写模式
t
1
t
2
t
3
t
4
t
5
t
5
t
6
t
7
t
8
t
9
t
10
回读模式
t
11
t
12
t
13
t
14
t
15
t
16
t
17
t
18
t
19
t
20
菊花链模式
t
21
t
22
t
23
t
24
t
25
t
26
t
27
t
28
t
29
1
2
在T限制
民
, T
最大
33
13
13
13
40
5
5
5
40
20
5
90
40
40
13
40
5
5
40
35
35
90
40
40
13
40
5
5
40
35
单位
ns（最小值）
ns（最小值）
ns（最小值）
ns（最小值）
ns（最小值）
微秒分钟
ns（最小值）
ns（最小值）
ns（最小值）
ns（最小值）
微秒最大
ns（最小值）
ns（最小值）
ns（最小值）
ns（最小值）
ns（最小值）
ns（最小值）
ns（最小值）
ns（最小值）
ns（最大值）
ns（最大值）
ns（最小值）
ns（最小值）
ns（最小值）
ns（最小值）
ns（最小值）
ns（最小值）
ns（最小值）
ns（最小值）
ns（最大值）
描述
SCLK周期时间
SCLK低电平时间
SCLK高电平时间
锁存器延迟时间
锁定高时间
LATCH高电平时间（一个写入控制寄存器后）
数据建立时间
数据保持时间
锁存低电平时间
清除脉冲宽度
CLEAR激活时间
SCLK周期时间
SCLK低电平时间
SCLK高电平时间
锁存器延迟时间
锁定高时间
数据建立时间
数据保持时间
锁存低电平时间
串行输出延迟时间（C
L SDO 4
= 15 pF的）
LATCH上升沿到SDO三态（C
L SDO4
= 15 pF的）
SCLK周期时间
SCLK低电平时间
SCLK高电平时间
锁存器延迟时间
锁定高时间
数据建立时间
数据保持时间
锁存低电平时间
串行输出延迟时间（C
L SDO4
= 15 pF的）
通过特性保证;未经生产测试。
所有输入信号均采用t指定
R
= t
F
= 5纳秒（10％至90 ％DV的
CC
）和定时从1.2 V的电压电平
3
参见图2 ，图3，和图4 。
4
C
L SDO
=对SDO输出容性负载。
版本A |第8页40
