位置：首页 > IC型号导航 > 首字符A型号页 > 首字符A的型号第725页 > A54SX32A-1CQ208B > A54SX32A-1CQ208B PDF资料 > A54SX32A-1CQ208B PDF资料2第10页
HiRel它SX -A系列FPGA
此外，公司设计以前需要
一门阵列，以满足性能目标，现在可以
集成到HiRel它SX -A器件戏剧性
改善成本和时间将产品推向市场。使用timing-
驱动布局布线工具，设计人员可以实现
高确定性器件的性能。随着HiRel它SX -A
器件，设计人员无需使用复杂
性能增强的设计技术，如
冗余的逻辑，以减少扇出对关键网络或
宏中HDL代码实例化，以实现高
性能。
系统组件和降低整体设计时间。所有
未使用的I / O引脚配置为通过三态输出
Designer软件。每个I / O模块有一个可
约50 kΩ的功率电阻，可以
配置上电时的I / O到已知状态。刚
稍前V
CCA
达到2.5伏时，电阻
禁用所以I / O的将正常。欲了解更多
有关电源电阻信息，请参阅爱特
应用说明
Actel的SX -A和RT54SX -S设备的可热
交换和冷饶恕的应用。
SEE
表1-2
和
表1-3
关于I / O功能的更多信息。
HiRel它SX -A的投入应该由高速推挽驱动
拉的低电阻上拉器件的设备。如果
输入电压大于V
CCI
和快速的推挽
装置不使用时，高电阻的上拉的
驱动程序和HiRel它SX -A的I / O的内部电路，
可以创建一个分压器。该分压器可以
拉低于规定值，输入电压为一些
连接到驱动器的设备。逻辑'1'可能不
正确地呈现在这种情况下。例如，如果一个开放
漏驱动器一起使用的上拉电阻连接到5V的
提供逻辑“1”输入，和V
CCI
被设置为3.3伏的
HiRel它的SX-所述的装置中，输入信号可以被拉低
由HiRel它SX- A输入。
I / O模块
一个HiRel它SX -A器件上的每个I / O可配置为一个
输入端，一个输出端，一个三态输出，或一个双向引脚。
混合I / O标准是允许的，并且可以在一个设定
个别情况。即使没有列入专门的I / O
寄存器，这些I / O ，与寄存器阵列组合，
可以实现时钟至输出焊盘定时尽可能快4.1纳秒。
在大多数FPGA中， I / O单元已嵌入锁存器和
触发器需要实例化的HDL代码;这是一个
设计复杂性不是在HiRel它SX -A遇到
FPGA中。快引脚对引脚进行时序，确保该设备会
有一点麻烦，在任何其他设备的接口
系统，这反过来使得能够并行设计
表1-2
功能
两个输入缓冲区阈值选择
灵活的输出驱动器
输出缓冲器
5 V ： PCI ， TTL
3.3 V ： PCI ， LVTTL
5 V ： PCI ， TTL
3.3 V ： PCI ， LVTTL
I / O特性
描述
热插拔功能（ 3.3 V PCI不支持热插拔）
一种无动力装置不吸收电流的I / O
可用于冷备用
可选择在一个单独的I / O基础
可单独选择的转换率，高转换或低转换（默认为高转换率） 。摆
只受上一个输出的下降沿。不转换上的上升沿改变
输出或输入。
上电
单独上电时可选择上拉和下拉功能（默认是电
三态）
使确定的电装置的
V
CCA
和V
CCI
可以以任何顺序被供电
表1-3
I / O特性的所有I / O配置
热插拔
TTL ， LVTTL
3.3 V PCI
5 V PCI
是的
No
是的
压摆率控制
是。仅影响下降沿输出。
只有第高转换率。
只有第高转换率。
功率电阻上拉
上拉或下拉
上拉或下拉
上拉或下拉
1 -6
v2.0
