位置：首页 > IC型号导航 > 首字符A型号页 > 首字符A的型号第0页 > A40MX02-1BG100 > A40MX02-1BG100 PDF资料 > A40MX02-1BG100 PDF资料2第43页
40MX和42MX FPGA系列
表28
A40MX02时序特性（标称5.0V操作） （续）
（最坏情况下的商业条件，V
CC
= 4.75V ，T
J
= 70°C)
' -3 '速度
'-2 '速度
“-1”速度
“标准”速度
“ -F ”速度
参数说明
输入模块预测布线延迟
1
t
IRD1
t
IRD2
t
IRD3
t
IRD4
t
IRD8
FO = 1路由延迟
FO = 2路由延迟
FO = 3路由延迟
FO = 4路由延迟
FO = 8路由延迟
分钟。马克斯。分钟。马克斯。分钟。马克斯。分钟。马克斯。分钟。马克斯。单位
2.1
2.6
3.1
3.6
5.7
2.4
3.0
3.6
4.2
6.6
2.2
3.4
4.1
4.8
7.5
3.2
4.0
4.8
5.6
8.8
4.5
5.6
6.7
7.8
12.4
ns
ns
ns
ns
ns
全局时钟网络
t
长实
t
CKL
t
威尔斯亲王医院
t
PWL
t
CKSW
t
P
f
最大
注意事项：
1.路由延迟对于典型设计跨最坏情况下的运行工况。这些参数应该被用于估计
器件的性能。布线后的时序分析或模拟需要确定实际性能。
2.设置时间假设3.进一步测试扇出的信息可以从定时程序来获得。
3.保持时间为DFME1A宏可以大于0毫微秒。从Designer软件使用定时器工具来检查货舱
时间这个宏。
4.延迟的基础上35pF负载。
输入从低到高
输入前高后低
最小脉冲
宽高
最小脉冲
宽度低
最大倾斜
最小周期
最大
频率
FO = 16
FO = 128
FO = 16
FO = 128
FO = 16
FO = 128
FO = 16
FO = 128
FO = 16
FO = 128
FO = 16
FO = 128
FO = 16
FO = 128
4.7
4.8
188
181
2.2
2.4
2.2
2.4
0.4
0.5
5.4
5.6
175
168
4.6
4.6
4.8
4.8
2.6
2.7
2.6
2.7
0.5
0.6
6.1
6.3
160
154
5.3
5.3
5.6
5.6
2.9
3.1
2.9
3.01
0.5
0.7
7.2
7.5
139
134
6.0
6.0
6.3
6.3
3.4
3.6
3.4
3.6
0.6
0.8
10.0
10.4
83
80
7.0
7.0
7.4
7.4
4.8
5.1
4.8
5.1
0.8
1.2
9.8
9.8
10.4
10.4
ns
ns
ns
ns
ns
ns
兆赫
v6.0
1-37
