位置：首页 > IC型号导航 > 首字符A型号页 > 首字符A的型号第0页 > A40MX02-1BG100 > A40MX02-1BG100 PDF资料 > A40MX02-1BG100 PDF资料1第16页
40MX和42MX FPGA系列
16逻辑分析仪通道
串行连接
到Windows PC
42MX
硅
探险家型II
模式
SDI
DCLK
SDO
PRA
PRB
图1-13
硅资源管理器II安装与42MX
表2
用于探测能力的设备配置选项
模式
低
高
–
PRA ， PRB
1
用户I / O
2
探头电路输出
探头电路担保
SDI ， SDO ， DCLK
1
用户I / O
2
探头电路输入
探头电路担保
安全保险丝（S ）
程序
No
No
是的
注意事项：
1.避免使用SDI ， SDO ， DCLK ， PRA和PRB引脚输入或双向端口。由于这些引脚是活跃在探测，输入
信号不会通过这些引脚，并且可能导致争用。
2.如果没有用户的信号被分配给这些引脚，它们将表现为未使用的I / O在此模式。看到<zBlue> “引脚说明”部分
第77页上未使用的I / O引脚的信息。
设计考虑
它建议使用了一系列70Ω端接
每个电阻探头连接器上（ SDI ， SDO ， MODE ，
DCLK ， PRA和PRB ） 。在70Ω串联终端使用
防止探测过程中数据传输的腐败
和回读校验。
每个试验段通过TAP ，具有访问
4相关引脚： TCK （测试时钟输入） ， TDI和TDO
（测试数据输入和输出）和TMS （测试模式
选择器） 。
TAP控制器是一个4位的状态机。的'1'
和'0'代表必须存在于TMS的值
在TCK为给定状态过渡到一个上升沿
发生。 IR和DR表明，指令寄存器或
数据寄存器工作在这种状态。
TAP控制器接收两个控制输入（ TMS和
TCK ），并生成控制信号和时钟信号的其余部分
测试的逻辑架构。上电时，TAP
控制器进入Test - Logic-Reset状态。为了保证
控制器从任何可能的状态的复位，
TMS必须保持较高的五个TCK周期。
42MX24和42MX36设备支持三种类型的测试
数据寄存器：旁路，设备标识，并
边界扫描。旁路寄存器被选择时，没有
其它寄存器需要在一个设备访问。这
加快了在测试的测试数据传输到其它设备
数据路径。 32位设备识别寄存器是一个
转向四场注册（最低显著字节
（ LSB ） ，身份证号码，零件编号和版本） 。该
边界扫描寄存器测控的状态
每个I / O引脚。
IEEE标准1149.1边界扫描测试
（BST）电路
42MX24和42MX36设备与IEEE兼容
标准1149.1 （非正式地称为联合测试
行动组标准或JTAG ） ，它定义了一组
硬件结构和机制，具有成本效益的
板级测试。基本MX边界扫描逻辑
电路由TAP （测试访问端口） ， TAP的
控制器，测试数据寄存器和指令寄存器
（图
1-14 1-11页） 。
该电路支持所有
强制性IEEE 1149.1指令（ EXTEST ， SAMPLE /
负荷和BYPASS ）和一些可选的说明。
表3 1-11页
描述了控制端口
JTAG测试，而
表4 1-11页
描述
测试指令支持这些MX设备。
1 -1 0
v6.0
