一个C吨
1斯里ES FP GA s
ACT 1依婷NG Characteri S T芯片
（续）
（最坏情况下的商业条件）
输出模块时序
参数说明
TTL输出模块时序
1
t
DLH
t
DHL
t
ENZH
t
ENZL
t
ENHZ
t
ENLZ
d
TLH
d
THL
数据垫高
数据垫低
启用垫Z到高
启用垫Z到低
启用垫高到Z
启用垫低到Z
三角洲低到高
台达高到低
' -3 '速度
'-2 '速度
' -1 '速度'标准'速度3.3 V速
分钟。马克斯。分钟。马克斯。分钟。马克斯。分钟。马克斯。分钟。马克斯。单位
6.7
7.5
6.6
7.9
10.0
9.0
0.06
0.08
7.6
8.6
7.5
9.1
11.6
10.4
0.07
0.09
8.7
9.8
8.6
10.4
13.1
11.8
0.08
0.10
10.3
11.5
10.2
12.2
15.4
13.9
0.09
0.12
15.0
16.7
14.8
17.7
22.4
20.2
ns
ns
ns
ns
ns
ns
0.13纳秒/ PF
0.17纳秒/ PF
CMOS输出模块时序
1
t
DLH
t
DHL
t
ENZH
t
ENZL
t
ENHZ
t
ENLZ
d
TLH
d
THL
数据垫高
数据垫低
启用垫Z到高
启用垫Z到低
启用垫高到Z
启用垫低到Z
三角洲低到高
台达高到低
7.9
6.4
6.0
8.3
10.0
9.0
0.10
0.06
9.2
7.2
6.9
9.4
11.6
10.4
0.11
0.07
10.4
8.2
7.9
10.7
13.1
11.8
0.13
0.08
12.2
9.8
9.2
12.7
15.4
13.9
0.15
0.09
17.7
14.2
13.4
18.5
22.4
20.2
ns
ns
ns
ns
ns
ns
0.22纳秒/ PF
0.13纳秒/ PF
注意事项：
1.延迟基于35 pF的负载。
2. SSO的信息可以在“同步开关输出限制为Actel FPGA产品”应用笔记4-125页上找到。
1-299
