93AA46A / B / C ， 93LC46A / B / C ， 93C46A / B / C
2.4
抹去
该
抹去
指令强制的所有数据位
指定的地址到逻辑“1”状态。 CS被
以下低的最后一个地址位的加载。这
CS引脚的下降沿启动自定时
编程周期，除了在“ 93℃ ”的设备，其中
上升CLK边缘的最后一个地址位同修前
写周期。
DO引脚指示的就绪/忙状态
设备如果CS引脚在至少保持了250 ns后所带来的高
低（T
CSL
） 。 DO引脚为逻辑“0”表示编程
仍在进行中。 DO引脚为逻辑“1”表示该
注册在指定的地址已被删除，
该设备已准备好执行下一条指令。
注意：
擦除周期结束后，发送
一个起始位，然后以CS为低电平将清除
从DO的Ready / Busy状态。
图2-1：
CS
ERASE时序93AA和93LC器件
T
CSL
检查状态
CLK
DI
1
1
1
A
N
A
N
-1 A
N
-2
A0
T
SV
T
CZ
准备
高-Z
T
WC
DO
高-Z
忙
图2-2：
CS
ERASE时序93C器件
T
CSL
检查状态
CLK
DI
1
1
1
A
N
A
N
-1 A
N
-2
A0
T
SV
T
CZ
准备
高-Z
T
WC
DO
高-Z
忙
2005年Microchip的科技公司
DS21749F第7页
