恩智浦半导体
74LVC2G241
双缓冲/线路驱动器;三态
V
I
10E中输入
GND
t
PLZ
V
CC
产量
低到关
截止到低
V
OL
t
PHZ
V
OH
产量
高到关
断到高
GND
输出
启用
输出
残
输出
启用
mna730
V
M
t
PZL
V
M
V
X
t
PZH
V
Y
V
M
在测量点中给出
表9 。
逻辑电平： V
OL
和V
OH
是随输出负载所发生的典型的输出电压电平。
图8 。
启用和禁用时间输入10E中
V
I
2OE输入
GND
t
PLZ
V
CC
产量
低到关
截止到低
V
OL
t
PHZ
V
OH
产量
高到关
断到高
GND
输出
启用
输出
残
输出
启用
mna731
V
M
t
PZL
V
M
V
X
t
PZH
V
Y
V
M
在测量点中给出
表9 。
逻辑电平： V
OL
和V
OH
是随输出负载所发生的典型的输出电压电平。
图9 。
启用和禁用时间输入2OE
74LVC2G241_9
NXP B.V. 2008保留所有权利。
产品数据表
牧师09 - 2008年6月10日
9 18
