74LCXZ16245
连接图
引脚分配为SSOP和TSSOP
引脚说明
引脚名称
OE
n
T / R
n
A
0
–A
15
B
0
–B
15
NC
描述
输出使能输入
发送/接收输入
A侧输入或3态输出
B面输入或三态输出
无连接
FBGA引脚分配
1
A
B
C
H
E
F
G
H
J
B
0
B
2
B
4
B
6
B
8
B
10
B
12
B
14
B
15
2
NC
B
1
B
3
B
5
B
7
B
9
B
11
B
13
NC
3
T / R
1
NC
V
CC
GND
GND
GND
V
CC
NC
T / R
2
4
OE
1
NC
V
CC
GND
GND
GND
V
CC
NC
OE
2
5
NC
A
1
A
3
A
5
A
7
A
9
A
11
A
13
NC
6
A
0
A
2
A
4
A
6
A
8
A
10
A
12
A
14
A
15
真值表
输入
OE
1
L
L
H
输入
引脚分配为FBGA
OE
2
L
L
H
T / R
2
L
H
X
输出
BUS B
8
–B
15
数据总线A
8
–A
15
总线
8
–A
15
数据总线B
8
–B
15
在高Z状态
8
–A
15
, B
8
–B
15
T / R
1
L
H
X
输出
BUS B
0
–B
7
数据总线A
0
–A
7
总线
0
–A
7
数据总线B
0
–B
7
在高Z状态
0
–A
7
, B
0
–B
7
H
=
高电压电平
L
=
低电压电平
X
=
非物质
Z
=
高阻抗
逻辑图
（直通顶视图）
www.fairchildsemi.com
2
