南加州大学
单处理器系统控制器
STP2200ABGA
图8
和
图9
显示从引用U2S读不可缓存的单块最好的情况下的时间
于时间的P_Reply是从从机发出的。从快速帧缓冲器读为不可缓存的定时
（ FFB ）（ UPA64S ）是相同的，不同之处在于它被引用到两个周期的一个单周期P_RASB代替
P_RAS / P_RAB 。
0
UPA_PREPLY
UPA_SREPLY
掌握
UPA_SREPLY
为Slave
BMX_CMD
DATA_STALL
UPA_DATA 64
UPA_DATA 128
X_IPS
1
P_RAS
S_SRS
S_RAS
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
图8.最好的情况时序非高速缓存的单读， UPA64 -> UPA128
0
UPA_PREPLY
UPA_SREPLY
掌握
UPA_SREPLY
为Slave
BMX_CMD
DATA_STALL
（中央处理器）
UPA_DATA 64
UPA_DATA 128
X_IPB
1
P_RAB
S_SRB
S_RBU
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
图9.最好的情况时序非高速缓存块读， UPA64 -> UPA128
图10
和
图11
为显示对U2S一个不可缓存和单块写入最好的情况下的时间。一
不可高速缓存的写入给FFB具有类似的定时，不同的是所花费的时间来转发PRequest是
略显不足。
1997年7月
15
