应用笔记 - PCB布局
设计高性能的串行数字接收器时，必须特别注意支付给组件布局。后台
高速电路和版图设计概念的信息，请参阅文档编号521-32-00 ， “优化电路和版图
在GS90005A / 15A “的设计。推荐的PCB布局可以在Gennum公司的应用笔记“ EB9010B解串器被发现
评估板“
使用星形接地技术是必需的GS9005A / 15A的环路滤波器元件。
控制阻抗PCB走线应使用的GS9005A之间的差分时钟和数据互联
在GS9000B或GS9000S 。这些差分走线不能越过任何地平面不连续。形成缝隙天线
当微带线横跨在地面休息运行。
该串联电阻在GS9000B或GS9000S的并行数据输出被用来减缓快速上升/下降时间
GS9000B或GS9000S输出。这些电阻应放在尽可能接近到GS9000B或GS9000S输出引脚
以尽量减少这些引脚的辐射。
VCC
+5V
+
10
DVCC
+5V
+
SWF
10
100
3.3k
DGND
100
VCC
0.1
GND
DGND
100
DGND
390
VSS
SYNC警告标志
DGND
4
SWF
HSYNC输出
并行数据位9
并行数据位8
100
100
100
100
100
100
100
DVCC
并行数据位7
并行数据位6
并行数据位5
并行数据位4
并行数据位3
并行数据位2
并行数据位1
并行数据位0
并行时钟输出
3
VSS
2
HSYNC
1
PD9
28 27 26
PD8
VSS
4
VEE1
VEE1
3
VEE1
2
VEE1
1
VEE1
28 27 26
VEE2
VCC3
390
25
24
100
100
100
100
VCC
25
24
23
22
21
20
VCC
串行
数字
输入
5
6
7
DDI
DDI
VCC1
SDO
SDO
5
6
7
8
9
10
11
SDI
SDI
SCI
SCI
SS1
SS0
PD7
(3)
PD6
PD5
PD4
PD3
PD2
PCLK
0.1
GS9015A
8 VEE1
9 VEE1
10 /2
环
上海合作组织23
上海合作组织22
SS1 21
SS0 20
GS9000B
或GS9000S
390
390
PD1 19
PDO
VDD
RVCO0
RVCO1
RVCO2
RVCO3
VDD
VDD
VEE3
VCC2
VEE3
11
5.6p
12 13 14 15 16 17 18
VCC
DVCC
12 13 14 15 16
SCE
SST
SWC
CD 19
17
18
0.1
同步修正启用
910
10n
(1)
0.1
0.1
100
100
DGND
DGND
1.2k
VCC
1.2k
0.1
(2)
DVCC
50k
68k
22n
VCC
120
STAR
ROUTED
DGND
GS9010A
(1)
6.8
6.8
+
1
2
P / N
OUT
IN-
COMP
LF
STDT
VCC
CD
16
15
14
0.1
+
3
4
3.3n
5
HSYNC 13
GND 12
OSC 11
DLY 10
FVCAP 9
82n
VCC
VCC
6 /2
7 V
CC
8 SWF
100k
标准真值表
/2
P / N
0
1
0
1
标准
4:2:2 - 270
4:2:2 - 360
4sc - NTSC
4sc - PAL
0.68
(1)
0
0
VCC
在欧所有电阻，
在微法电容全部，
所有的电感亨利，除非另有说明。
0.1
180n
1
1
SWF
（ 1 ）为了减少电路板空间，两防系列6.8
F
电容（引脚2和3的连接
该GS9010A ）可以被替换为一个1.0
F
非极性电容，条件是：
（一） 0.68
F
电容器连接到GS9010A的OSC引脚（11），被替换为
0.33
F
电容和
（二） GS9005A / 15A回路的滤波电容为10 nF的。
（ 2 ）删除该电位器如果不需要P / N功能，以及GS9010A的接地引脚16 。
（3） GS9000B将运营370 Mbps的最大频率。该GS9000S将运营
最多300 Mbps的。
图。 17典型应用电路
520 - 99 - 05
12
