LTC2294
应用S我FOR ATIO
应用程序，模拟输入可以驱动单端
与略差谐波失真。 CLK输入是
单端。的LTC2294有两个阶段的操作，
通过CLK输入引脚的状态来确定。
在图1中所示的各流水线阶段包含一个ADC ，
重构DAC和一个级间余量放大器。
在操作中， ADC的量化输入至该级和
该量化值是从输入中减去由
数模转换器以产生残余物。残留物是放大器和ED
输出通过将残余放大器。连续的步骤进行操作
出的相位，使得当奇数级被输出
其残余物中，偶数阶段获得的残基
反之亦然。
当CLK为低电平时，模拟输入差分采样
直接在输入采样和保持电容器，里面
“输入S / H ”所示的框图。在时刻
从低到高，以致CLK的过渡，所采样的输入是
举行。而CLK为高时，所保持的输入电压进行缓冲
由S / H放大器呃驱动的网络连接第一个流水线ADC
阶段。在第一阶段中获得的S / H的输出
这样高的阶段CLK的。当CLK变为低电平，第
阶段产生其是由所获得的残余物
第二阶段。同时，将输入的S / H返回
到采集模拟输入信号。当CLK追溯到高，
在第二阶段产生其被获取的残
由第三阶段。相同的过程被重复用于
第三，第四和第五级，从而产生第五级
LTC2294
V
DD
15
C
寄生
1pF
C
样品
4pF
C
寄生
1pF
V
DD
CLK
C
样品
4pF
A
IN
+
V
DD
15
A
IN
–
图2.等效输入电路
2294fa
12
U
发送到第六级ADC，用于最终残留
评价。
每个ADC级以下的网络连接第一个具有附加范围
适应FL灰和扩增fi er偏移误差。结果
从所有的ADC级的被数字同步的，这样
该结果可以适当地组合在校正
被发送到输出缓冲器之前的逻辑。
采样/保持操作和输入驱动器
采样/保持操作
图2示出的等效电路的LTC2294
CMOS差分采样和保持。模拟输入端
连接到所述采样电容器（C
样品
）通过
NMOS晶体管。示出附连到每个电容器
输入（C
寄生
）是所有其他电容的总和
值随每个输入相关联。
期间，当CLK为低电平时，晶体管的样品相
模拟输入端连接到所述采样电容器和
它们充电到和跟踪差动输入电压。
当CLK转变，从低到高，采样输入
电压被保持在采样电容器。在保持
相当CLK为高电平时，取样电容
从输入端断开与该保持的电压被传递
到ADC内核进行处理。从CLK转变
前高后低，输入被重新连接到采样
2294 F02
W
U
U
