位置：首页 > IC型号导航 > 首字符7型号页 > 首字符7的型号第303页 > 79R4700-100DP > 79R4700-100DP PDF资料 > 79R4700-100DP PDF资料1第4页
IDT79R4700
发生互锁或失速，处理器所需数量的
内部时钟周期必须是整数乘法或除法和之间发生
随后MFHI或MFLO操作。
手术
MULT
DIV
32-bit
6-9
42
64-bit
7 - 10
74
手术
添加
子
MUL
DIV
单身
精确
4
4
4
32
31
3
4
6
1
1
1
2
1
双
精确
4
4
5
61
60
3
4
6
1
1
1
2
1
浮点协处理器
该RC4700采用了完整的浮点的协处理器
芯片，并包括一个浮点寄存器文件和执行单元。该
浮点协处理器构成的整数“无缝”接口
单元，解码和与整数单元并行执行指令。
浮点单元
该RC4700浮点执行单元支持单，双
精度运算，如在IEEE标准754指令的执行指定
化单元被分离成一个乘法单元和一个组合的加载/转换/
除法/平方根单位。乘法的重叠和加法/减法是
支持。乘法器部分流水线，允许一个新的乘法来
开始每四个周期。
该RC4700保持在充分精确的浮点异常
同时允许重叠和流水线作业。精确异常
是非常重要的关键任务环境和高度
理想的调试在任何环境中。
浮点单元操作的集合，包括浮点加法，
固定点之间的加，减，乘，除，开方，转换
和浮点格式，其中浮点格式的转换和
浮点比较。这些操作符合IEEE斯坦
准754 。
表1列出了一些的浮点指令的延迟在
内部处理器周期。请注意，乘法是流水线，使得
新的乘法可以启动每隔4流水线周期
浮点通用寄存器文件
浮点寄存器堆是由32个64位寄存器
字符。随着LDC1和SDC1指令浮点运算单元可以
取64位宽的数据高速缓存的优点，并发出一个协处理器
加载或存储在每个周期双字指令。
浮点控制寄存器空间包含两个寄存器： 1
用于确定所述copro-配置和版本信息
处理器和一个用于控制和状态信息。这些主要是
参与诊断软件，异常处理，保存状态和
恢复和舍入模式的控制。
SQRT
CMP
FIX
FL燕麦
ABS
MOV
负
LWC1 ， LDC1
SWC1 ， SDC1
表1 RC4700指令延迟
系统控制协处理器（ CP0）
系统控制协处理器的MIPS体系结构是受访
sible虚拟内存子系统，异常控制系统
和处理器的诊断能力。在MIPS architec-
TURE ，系统控制协处理器（这样的内核软件）是
实现有关。
系统控制协处理器寄存器
该RC4700采用了所有的系统控制协处理器（ CP0 ）
寄存器，片上。这些寄存器（第2页图1中示出）
提供路径，通过该虚拟存储器系统的页面
映射进行检查和修改，异常处理，其运作
阿婷模式控制（内核与用户模式，中断使能或
残疾人，缓存功能） 。另外，为了在高速缓冲存储器诊断测试帮助
和辅助数据的错误检测，在RC4700包括寄存器
实施实时循环计数设备。
虚拟地址到物理地址的映射
要建立一个安全的环境，让用户处理时， RC4700
为用户提供，监事和内核的虚拟寻址方式，
提供给系统软件的。在状态位决定哪些
虚拟寻址模式被使用。
而在用户模式下， RC4700提供了一个单一的，统一的虚拟
256GB的（ 2GB为32位地址模式）的地址空间。如果能操作
阿婷在内核模式中，四个不同的虚拟地址空间，共计
1024GB （ 4GB的32位地址模式） -are同时可
并通过将虚拟地址的高序位是有区别的。
4 25
2008年12月5日
