位置：首页 > IC型号导航 > 首字符A型号页 > 首字符A的型号第0页 > AFS600-1FG256ES > AFS600-1FG256ES PDF资料 > AFS600-1FG256ES PDF资料1第27页
Actel的Fusion混合信号FPGA
跨越四VersaTiles
跨越两个VersaTiles
跨越一个多才多艺
多才多艺
L
L
L
L
L
L
L
L
L
L
L
L
L
L
L
L
L
L
跨越一个多才多艺
跨越两个VersaTiles
跨越四VersaTiles
L
L
L
L
L
L
L
L
L
L
L
L
图2-9
高效的长线资源
（ AFS600和AFS1500 ） ，西部和东部核心承诺每个包含一个PLL 。该锁相环包括延迟线，
一个移相器（0°， 90°，180 °，270° ） ，和时钟乘法器/除法器。每个CCC拥有所有的电路
所需要的选择和输入的互连到VersaNet全球网络。东部
和西部各幼儿中心有机会获得在芯片的每一侧3 VersaNet全球线（半年线
总计） 。在四个角的核心承诺各自具有的访问，在每个3象限全局行
象限的芯片。
在VersaNet方法的优点
一个融合的架构优势是一套功能强大，低延迟VersaNet全球
网络。 Fusion提供从的中心分布有六个芯片（主）全球网络
FPGA阵列（图
2-11).
此外， Fusion器件具有三个区域的全局变量（全局象限）
在四个芯片象限。每个核心的通用访问9全球网络资源：
3象限和六个芯片（主）的全球网络。共有的18全球网络是
装置。每个网络都包含脊骨和肋骨的到达所有VersaTiles在所有象限
（图
2-12 2-14页） 。
这种灵活的VersaNet全球网络架构允许用户来图
多达180个不同的内部/外部时钟的融合设备。在VersaNet网络的细节
在给定的
表2-4第2-14页。
融合VersaNet全球网络的灵活性允许
设计师解决几个设计要求。用户应用程序是时钟资源密集型
可以使用VersaNet全局路由的网络外部或选通易路由内部时钟。
设计人员还可以大大减少逾期罚款，并尽量减少通过映射的资源使用情况
关键的高扇出网到VersaNet全球网络。
PR厉鹗M I N A RY V1 。 7
2 - 11
