位置：首页 > IC型号导航 > 首字符M型号页 > 首字符M的型号第0页 > M1AFS1500-1FG256ES > M1AFS1500-1FG256ES PDF资料 > M1AFS1500-1FG256ES PDF资料1第40页
设备架构
时钟调整电路
在融合装置中，幼儿中心被用来实现分频，倍频，
相移和延迟操作。
核心承诺是6片的位置，每四个芯片四角和的中间可用
东，西两侧的芯片。
每个CCC可以实现多达三个独立的全局缓冲器（带有或不带有可编程
延迟） ，或一个PLL功能（可编程频/倍频，相移和延迟）
至多三个全局输出。一个PLL未使用的全球输出可用于实现
独立的全球缓冲区，最多三个全球产出给定的CCC认证。
全局缓存可以放置在任何的全球三大地区（ CLKA - GLA ， CLKB - GLB和CLKC-
GLC ）给定的CCC认证。
一个PLL宏使用CLKA CCC输入来驱动其参考时钟。它使用的GLA和任选
在GLB和GLC全球输出来驱动的全球网络。一个PLL宏还可以带动YB
和YC定期核心产出。该GLB （或GLC ）全球产量不能当YB （或YC ）重用
输出用于（图
2-19).
参阅
第2-30页"PLL Macro"节
了解更多信息。
每个全局缓冲器，以及PLL参考时钟，可以驱动从以下中的一个：
3个专门用硬线连接的单端I / O
2专用的差分I / O的使用硬连线连接
FPGA内核
CCC认证模块是完全可配置的，可以通过在编程设置Flash配置位
位流或通过一个异步接口。这种异步接口动态
从融合的设备，以允许参数的变化（如分频比）的内部访问
在设备的操作。来提高时钟调节系统的通用性和灵活性，
在设计过程中，确定了CCC配置通过用户，用
配置数据被存储在快闪存储器作为器件的编程过程的一部分，或
由器件正常工作期间将数据写入一个专用的移位寄存器。这后一种模式
允许用户动态地重新配置了CCC无需核心编程。该
移位寄存器是通过一个简单的串行接口访问。参阅
在Actel的UJTAG应用
低功耗闪存器件
手册章和
"CCC和PLL Characteristics"上一节
第2-31页
了解更多信息。
2 -2 4
PR厉鹗M I N A RY V1 。 7
