位置：首页 > IC型号导航 > 首字符I型号页 > 首字符I的型号第141页 > ICS853006AGT > ICS853006AGT PDF资料 > ICS853006AGT PDF资料3第8页
集成
电路
系统公司
ICS853006
L
OW
S
KEW
, 1-
TO
-6
D
。微分
-
TO
-2.5V / 3.3V LVPECL / ECL F
ANOUT
B
UFFER
A
PPLICATION
I
载文信息
W
IRING的
D
。微分
I
NPUT TO
A
CCEPT
S
炉火
E
NDED
L
EVELS
图1
示出了差分输入，可以是一个例子
有线接受单端水平。参考电压电平
V
BB
从该装置所产生的被连接到负输入端。
C1的电容应尽可能靠近尽可能地
输入引脚。
VCC
C1
0.1u
CLK_IN
PCLK
VBB
NPCLK
F
IGURE
1. S
炉火
E
NDED
S
IGNAL
D
分料
D
。微分
I
NPUT
T
发芽
为
LVPECL
UTPUTS
50Ω的传输线。匹配阻抗技术应
用于最大化操作次数最小化信号
失真。
图2A和2B
显示两个不同的布局哪些
建议仅作为指导方针。其它合适的时钟lay-
出局可能存在，它会建议董事会
设计师模拟，以保证兼容所有印刷
电路和时钟组件的工艺变化。
下面示出的时钟布局拓扑结构是一个典型的端接
重刑LVPECL输出。提到的两个不同的布局
建议仅作为指导方针。
FOUT和nFOUT低阻抗跟随输出， gen-
中心提供全方位ECL / LVPECL兼容的输出。因此，终止
电阻器（直流电流路径接地）或电流源必须
用于功能性。这些输出设计用于驱动
Z
o
= 50
3.3V
125
125
FOUT
鳍
Z
o
= 50
Z
o
= 50
FOUT
50
1
RTT =
Z
((V
OH
+ V
OL
) / (V
CC
– 2)) – 2
o
50
V
CC
- 2V
RTT
鳍
Z
o
= 50
84
84
F
IGURE
2A 。 LVPECL
安输出
T
发芽
853006AG
F
IGURE
2B 。 LVPECL
安输出
T
发芽
REV 。一个2004年8月18日
www.icst.com/products/hiperclocks.html
8
