位置：首页 > IC型号导航 > 首字符X型号页 > 首字符X的型号第279页 > XCS20XL-4TQ144C > XCS20XL-4TQ144C PDF资料 > XCS20XL-4TQ144C PDF资料1第63页
R
斯巴达和Spartan- XL FPGA系列数据手册
表18：
引脚说明
（续）
I / O
中
CONFIG 。
I
I / O后
CONFIG 。
I
引脚名称
PWRDWN
引脚说明
PWRDWN为低电平输入，迫使FPGA进入掉电状态
并降低了功耗。当PWRDWN为低电平时， FPGA将禁用所有
I / O和初始化所有触发器。所有的输入被解释为独立的低
他们的实际水平。 VCC必须保持和配置数据
维护。 PWRDWN停止配置，如果之前或期间断言
拆卸时的配置，并重新开始配置。当PWRDWN回报
高时，FPGA通过首先使输入和触发器，并成为操作
然后启用输出。 PWRDWN有一个默认的内部上拉电阻。
用户I / O引脚可以具有特殊功能
TDO
O
O
如果边界扫描时，该引脚为测试数据输出。如果边界扫描不
使用时，该引脚是一个没有寄存器三态输出，后配置
完成。
要使用此引脚，将库组件TDO而不是通常的垫象征。
输出缓冲器仍必须被使用。
TDI ， TCK ，
TMS
I
I / O
还是我
（JTAG）
如果边界扫描时，这些引脚测试数据，测试时钟，以及测试模式
分别选择输入。它们直接来自垫，绕过IOB的。
这些引脚也可以用作输入到CLB的逻辑后配置
完成。
如果BSCAN符号没有被放置在设计时，所有的边界扫描功能
抑制一旦配置完成，并且这些引脚成为
用户可编程的I / O 。在这种情况下，必须由专门的图书馆叫出来
元素。要使用这些引脚，将库组件TDI ，TCK和TMS
而不是通常的垫符号。输入或输出缓冲器仍必须被使用。
HDC
O
I / O
在高配置（ HDC ）驱动为高电平，直到I / O去激活。这是
可作为控制输出指示配置还没有完成。
配置完成后， HDC是用户可编程I / O引脚。
在低配置（ LDC ）被驱动为低电平，直到I / O去激活。它是可用
作为控制输出指示该配置还没有完成。后
配置，最不发达国家是用户可编程I / O引脚。
之前和期间的配置， INIT是一个双向的信号。一个1kΩ至10kΩ
外部上拉电阻。
作为一个低电平有效的漏极开路输出， INIT是电源稳定期间举行低
并配置存储器的内部结算。作为一个活跃的低投入，它可以
可使用开始之前保持在FPGA中的内部WAIT状态
配置。主模式下的设备留在观望状态的额外30
300
μs
之后， INIT已经偏高。
在配置过程中，低的在这个输出表明一个配置数据错误
已经发生。在我之后/ O去主动， INIT是用户可编程I / O引脚。
最不发达国家
O
I / O
INIT
I / O
I / O
PGCK1 -
PGCK4
（斯巴达）
弱
引体向上
I或I / O
四个主要的全球每一个输入驱动专用的内部全球净短
延迟和最小的偏差。如果不用于驱动一个全局缓冲器，任何这些引脚是一个
用户可编程的I / O 。
该PGCK1 - PGCK4引脚驱动四个主要的全球缓冲器。任何输入垫
符号直接连接到BUFGP符号的输入被自动放置
在其中一个引脚。
DS060 （ V1.8 ） 2008年6月26日
产品speci fi cation
www.xilinx.com
63
