R
XC17V00系列配置PROM
修订历史
下表显示的修订历史本文件。
.
日期
07/26/00
10/09/00
11/16/00
02/20/01
04/04/01
10/09/01
02/27/02
06/14/02
07/29/02
11/05/02
VERSION
1.0
1.1
1.2
1.3
1.4
1.5
1.6
1.7
1.8
1.9
Xilinx最初版本。
更新20引脚PLCC脚位排列。
调整
对于XC17V16和XC17V08 ，我更新引脚
CCA
从待机到工作模式的DC特性;
IN
和C
OUT
从10 pF到15 pF的，加我
CCS
对于XC17V16和XC17V08 500
μA.
补充说明到引脚为“无连接”，更新
网络连接gure 3 。
添加XC2V产品兼容PROM表，更新
图3中，
更新文本的Virtex - II FPGA中。
更正后的比特流长度SCV405E ，增加电源供应要求和注意的电
复位，更新的配置位Virtex-II器件，移除CF
图3中，
和更新FPGA名单。
新增的Virtex -II Pro的FPGA来了
，第6页。
做出补充和修改
赛灵思FPGA和PROM的兼容，第6页。
新增的Virtex -II Pro FPGA，可到
，第6页。
加入引脚图，改变
第6页，
并添加脚注
AC特性与操作
条件XC17V04 ， XC17V02和XC17V01 ，第11页
和
AC特性与操作
条件XC17V16和XC17V08 ，第12页。
增加了Spartan-3系列FPGA来
真值表的XC17V00控制输入，第8页。
图2中，第2页
更新以显示输出数据总线正确的三态控制。
在纠正XC3S50比特流的大小
赛灵思FPGA和PROM的兼容，第6页。
补充部分
选择重置极性和配置模式，第7页。
去掉最高焊接温度（T
SOL
）从
"Absolute最大额定值
(1)
， "第10页。
参见赛灵思器件封装用户指南封装焊接指南。
下添加注释时序图
AC特性与工作条件XC17V04 ，
XC17V02和XC17V01 ，第11页
澄清。
补充说明和更新的时序图
AC特性与工作条件XC17V16
和XC17V08 ，第12页
澄清。
RESET / OE信号的时序图下反极性
第13页
一致性和补充
注意到澄清。
04/10/03
06/07/07
1.10
1.11
11/13/08
1.12
增加了对每个停产器件和封装组合支持
XCN07010.
加入叔
J
to
"Absolute最大额定值
(1)
， "第10页。
更新
网络连接gure 3 。
免责声明公告
本文提及（ “产品”）赛灵思FPGA硬件和CPLD器件受条款及
赛灵思有限保修的条件，可以被看作AT
http://www.xilinx.com/warranty.htm 。
本有限
保证不会扩展到产品在应用程序或环境的任何使用未在
规范中的规定赛灵思数据表。所有规格如有变更，恕不另行通知。
产品并非设计用于或拟故障保护或使用在任何应用程序需要故障自动防护
表现，如生命保障或安全设备或系统，或任何其他应用程序调用
死亡，人身伤害或财产或环境损害的潜在危险（ “关键
应用程序“） 。使用关键应用的产品是客户的唯一风险，但需
适用法律和法规。
DS073 （ V1.12 ）二〇〇八年十一月十三日
产品speci fi cation
www.xilinx.com
15
