位置：首页 > IC型号导航 > 首字符X型号页 > 首字符X的型号第0页 > XCS05-3BG256I > XCS05-3BG256I PDF资料 > XCS05-3BG256I PDF资料1第62页
斯巴达和Spartan- XL FPGA系列数据手册
R
引脚说明
有三种类型在Spartan / XL器件引脚：
永久专用引脚
用户I / O引脚可以具有特殊功能
不受限制的用户可编程I / O引脚。
任何用户I / O可以被配置为驱动所述全局
置位/复位净GSR或全局三态净GTS 。看
全球信号： GSR和GTS ，
第20页
了解更多信息
化。
器件引脚的Spartan / XL器件中描述
表18 。
有些的Spartan- XL器件提供无铅封装
选项。无铅封装选项有相同的
引脚为标准封装选择。
之前和配置过程中，而不是用于所有的输出
配置过程3表示与I / O上拉电阻
Tor网络被激活。配置完成后，如果是IOB
不用它被配置为输入的I / O上拉电阻
Tor网络的剩余激活。
表18：
引脚说明
I / O
中
CONFIG 。
I / O后
CONFIG 。
引脚名称
引脚说明
永久专用引脚
V
CC
X
X
八个或更多（取决于封装）连接到额定+ 5V电源
电压（ + 3.3V针对Spartan -XL的设备） 。所有必须连接，并且每个人都必须要
去耦用0.01 -0.1
μF
电容到地。
八个或更多（取决于封装类型）连接到地面。所有的必须
连接。
在配置过程中，配置时钟（ CCLK ）是在主模式下的输出和
是输入从机模式。配置完成后， CCLK有弱上拉电阻
与可被选作该回读时钟。没有CCLK高或低的时间
限制的Spartan / XL的设备，除了回读期间。看
违反
最大的高电平和低电平时间规范的回读时钟，
第39页
对于这个异常的解释。
DONE是一个可选的内部上拉电阻的双向信号。作为一个
漏极开路输出，则说明完成配置过程。作为一个
输入端，一个低层次上DONE可以被配置为延迟全局逻辑初始化
和输出使能。
可选的上拉电阻被选择为在创建该程序的一个选项
配置比特流。该电阻默认包含。
GND
CCLK
X
我还是
X
I
DONE
I / O
O
节目
I
I
计划是一个积极的低投入，迫使FPGA清除其配置
内存。它被用来初始化一个配置周期。当程序变高，
FPGA中完成当前明确的周期，并执行另一个完全清楚
周期，才进入等待状态，并释放INIT 。
该程序带有一个永久性弱上拉，因此它不需要外部
拉到VCC 。
模式
（斯巴达）
M0, M1
（的Spartan- XL ）
I
X
该模式的输入（S ）初始化后，采样变为高电平，以确定
要使用的配置模式。
在配置过程中，这些引脚有弱上拉电阻。最流行的
配置模式，从串，模式引脚可以悬空。为
掌握串行模式，直接连接模式/ M0引脚来系统地。
62
www.xilinx.com
DS060 （ V1.8 ） 2008年6月26日
产品speci fi cation
