XRT86VL32
REV 。 V1.2.1
双T1 / E1 / J1成帧器/ LIU康贝 - 硬件描述
传输系统侧接口
S
IGNAL
N
AME
TxSERCLK0/
TxLINECLK0
TxSERCLK2/
TxLINECLK2
B
所有
#
A12
J15
T
YPE
I / O
O
安输出
D
RIVE
(
M
A)
12
D
ESCRIPTION
发送串行时钟（ TxSERCLKn ） /传输线路时钟
（ TxSERCLKn ） ：
这些引脚的确切功能取决于操作模式
化选择，如下所述。
在基准利率的模式（ 1.544MHz / 2.048MHz的） - TxSERCLKn ：
这个时钟信号被用于通过发送串行接口来锁存
在TxSERn销到T1 / E1成帧器的利培内容
荷兰国际集团TxSERCLKn的边缘。这些引脚可以被配置为输入
或输出，如下所述。
当TxSERCLKn配置为输入：
这些引脚将投入如果TxSERCLK被选为时机
源用于发射成帧器。用户必须提供1.544MHz
时钟速率，以这个输入引脚的操作的T1模式，并
2.048MHz的时钟速率E1模式。
当TxSERCLKn配置为输出：
这些引脚将输出，如果任一恢复线路时钟或
MCLK的PLL被选作定时源的T1 / E1发射
成帧器。发送成帧器将输出1.544MHz时钟速率
操作的T1的模式，以及一个2.048MHz的时钟速率在E1方式。
DS1 / E1高速背板模式* - TxSERCLKn为
仅输入
在这种模式下， TxSERCLK是一个可选的时钟信号输入端是
作为定时信号源的发射线路接口，并且是
仅当TxSERCLK被选择作为定时信号源的需要
传输成帧器。如果TxSERCLK被选择作为定时信号源，系
统设备应提供1.544MHz （对于T1模式）或
为2.048MHz （对于E1模式）的TxSERCLKn引脚上的每个信
NEL 。 TxSERCLK不需要如果任一所恢复的时钟或
MCLK的PLL被选作该设备的定时源。
高速或复用的数据被锁存到使用该设备
TxMSYNC / TxINCLK高速时钟信号。
DS1或E1成帧器旁路模式 - TxLINECLKn
在这种模式下， TxSERCLKn用作发送线时钟（ TxLI-
NECLK ）到刘。
N
OTE
:
*高速背板模式包括（对于T1 / E1 ）
2.048MVIP ， 4.096MHz ， 8.192MHz的， 16.384MHz的HMVIP ，
H.100 ，位多路复用模式，和（对于T1只）
12.352MHz位复用模式。
N
OTE
:
在DS1中的高速模式，在DS -0数据被映射到
通过忽略每四个时隙的E1帧（不
CARE） 。
N
OTE
:
这8引脚内部上拉“高”为每个通道。
8
