位置：首页 > IC型号导航 > 首字符A型号页 > 首字符A的型号第1089页 > AT89LP6440-20PU > AT89LP6440-20PU PDF资料 > AT89LP6440-20PU PDF资料1第8页
2.2
相较于标准8051
该AT89LP6440是一部分
a
具有增强功能系列器件的
是
十分
二进制
COM-
兼容与
8051
指令
设置的。
In
此外，
最
SFR地址，位分配，并
针
备用
功能
是
相同的Atmel现有的
标准8051
产品。然而，由于
该装置的高性能特性，
一些系统的行为是
从那些不同的
Atmel的
标准8051
制品
例如
AT89S52或AT89C2051 。从主要的区别
该
标准8051顷
在下面的段落中概述
和
五月
有用
to
用户
迁移
从旧设备的AT89LP6440 。
2.2.1
系统时钟
最大CPU时钟频率等于外部
供应
晶振频率。该振荡
荡器未分
by
2 ，以提供内部时钟
和
X2模式不
支持。
该
系统
时钟分频器
规模
CPU时钟与振荡器
来源
（见
部分
6.5页
31).
2.2.2
RESET
该AT89LP6440的RST引脚
低电平有效
as
与比较
ACTIVE -HIGH
复位的
标准8051 。
In
此外，
RST引脚
采样
每一个时钟周期
和
必须
be
保持低
a
最小的2个时钟周期，而不是24个时钟周期，以
be
认可
作为
有效的复位。
2.2.3
指令执行单周期取
CPU获取一个代码
字节
从存储器的每个时钟周期，而不是每
六
时钟
周期。这极大地增加了CPU的吞吐量。如
a
于是，CPU不再
执行中12 ， 24或48个时钟周期的指令。每
标准
指令中只有1执行
到4个时钟周期。
SEE
“指令
摘要集“
143页
了解更多详情。任何
软件
延迟循环或基于指令的定时操作可能需要
be
要重新调整
实现
该
期望的结果。
中断处理
中的最后一个时钟周期中，中断控制器轮询中断标志
任何
指令。 IN
订单
an
中断
在提供服务
的端
an
指令，其标志需要有
一直
LATCHED
作为活跃
在接下来的指令的最后一个时钟周期，或在最后一个时钟周期
前一条指令，如果当前指令只执行
的单
时钟周期。
外部中断引脚INT0
和
INT1,
进行采样
每个时钟周期，而不是一次
每12个时钟周期。再加上
短
指令时序
和
提高中断响应速度，
这导致
a
入射的外部中断更高的最大速率。
该
串行
外围接口（SPI ）具有
a
专用的中断向量。该
SPI
不再
股
其与中断
串行
PORT
和
在ESPI （ IE2.2 ）
位
替换
SPIE
(SPCR.7).
2.2.4
2.2.5
定时器/计数器
默认情况下定时器0，定时器1
和
定时器2
是
加
在
利率每一次时钟周期。这
相比之下，每12个时钟周期一次
标准8051 。
一个常见的预分频器
可用的
to
分时间
BASE
为
所有
计时器
和
降低速度递增。租置计划
3-0
位
在CLKREG
SFR
控制预分频器（表
6-2第32页） 。
环境
TPS
3-0
= 1011B将导致定时器
计数每12个时钟周期。
外部定时/计数器引脚T0 ， T1 ， T2
和
T2EX,
进行采样
每个时钟周期，而不是
一次每12个时钟周期。这增加的最大速率
at
该计数器模块
可能起作用。
8
AT89LP6440 - 初步
3706A–MICRO–9/09
