LP8720
I
2
C兼容的串行总线接口
接口总线概述
在我
2
C兼容型同步串行接口提供可以
塞斯上的可编程功能和寄存器
装置。
该协议使用一个两线接口，用于双向的COM
之间的集成电路的连接到总线munications 。两
接口线的串行数据线（ SDA）和串行
时钟线（ SCL ） 。这些线应该连接到一个可能
可持续的竞争供给，通过1.5 kΩ的上拉电阻器，并保持高
即使在总线处于空闲状态。
总线上的每个设备分配一个唯一的地址，
作为主机或从机，取决于它
生成或接收的串行时钟（SCL ） 。
交易数据
每个时钟脉冲期间的一个数据位被传输。数据
在串行时钟（ SCL ）的高境界采样。 CON-
sequently ，在整个时钟的高电平期间，数据应
保持稳定。在高SDA线上的任何变化
SCL和在交易的中间状态，将中止
当前事务。新的数据应在低发
SCL状态。这个协议允许一个单一数据线路来传输
使用同步两个命令/控制信息和数据
异步的串行时钟。
条件终止交易。写入每个字节
SDA总线必须是8位，传输与
第一最显著位。每个字节后，一个应答信号
最终必须遵循。以下各节提供进一步的细节
的这一过程。
启动和停止
总线上的主设备总是产生启动和
停止条件（控制码） 。经过一个启动条件为
产生，总线被认为忙，它保留了这台站
TUS ，直到产生一个停止条件后，在一定时间。一
数据线（ SDA ），而在时钟的高到低转换
（ SCL）为高电平表示一个启动条件。低到高的转录
SDA线，而SCL为高电平的习得表示停止
条件。
30067510
图2. START和STOP条件
除了第一个启动条件，重复启动CON-
DITION可在事务的中途产生。这
允许被访问另一设备，或一个寄存器读周期。
确认周期
应答周期由两个信号：一个应答
时钟脉冲中的主机发送与传递的每个字节，
并且确认由接收装置发送的信号。
主机产生的应答时钟脉冲的
字节传输的第九个时钟脉冲。发射器发布
SDA线（允许它去高），以允许接收器
发送应答信号。接收器必须拉下
在应答时钟脉冲，确保SDA线
该SDA在时钟的高电平期间保持低
脉冲，从而信号的正确接收的最后一个数据字节的
并随时准备接收下一个字节。
30067527
图1.位传输
每个数据事务由启动条件的，一
字节传输的数量（由软件设置），并停止
30067528
图3.总线确认周期
19
www.national.com
