位置：首页 > IC型号导航 > 首字符A型号页 > 首字符A的型号第1134页 > AT87C5103-ICRAL > AT87C5103-ICRAL PDF资料 > AT87C5103-ICRAL PDF资料1第13页
网络连接gure 3 。
准双向输出
2个CPU
时钟延迟
P
强
P
很
弱
P
弱
针
端口锁存器
数据
N
输入
数据
开漏输出
CON组fi guration
漏极开路输出CON组fi guration关闭所有上拉，仅驱动下拉
当锁存器为逻辑0端口驱动器的晶体管要被用作逻辑
输出时，这种配置方式必须有外部上拉，一般通过电阻
TOR连接到V
DD
。对于这种模式下，下拉是一样的准双向
模式。开漏输出的配置示于图4 。
图4中。
开漏输出
针
端口锁存器
数据
N
输入
数据
推挽输出
CON组fi guration
推挽输出配置的相同的下拉结构和开
漏和准双向输出模式，而是提供持续的强上拉
起来的时候锁存器为逻辑1 ，可以使用推挽模式下更
电流源需要从一个端口输出。推挽端口结构示于
图5中。
图5中。
推挽输出
P
强
针
端口锁存器
数据
N
输入
数据
13
4134D–8051–02/08
