位置：首页 > IC型号导航 > 首字符H型号页 > 首字符H的型号第0页 > HY5PS121621AF-Y4 > HY5PS121621AF-Y4 PDF资料 > HY5PS121621AF-Y4 PDF资料1第35页
512MB A-版本。 DDR2 SDRAM
的DQ
的DQ
TIS
TIH
TIS
TIH
V
DDQ
V
IH （AC）的
民
V
IH（ DC）的
民
V
REF
（DC）的
V
IL （ DC ）
最大
V
白细胞介素（AC）的
最大
V
SS
24. tWTR是至少2个时钟周期（ 2 * TCK）独立的操作频率。
与单端数据选通信号25，输入波形定时启用致辞[位10 ] = 1时，从输入信号交叉引用在
VIH （交流）电平的单端数据选通道口VIH / L（直流）在其为一个上升的信号转变的开始，并从输入信
纳尔交叉处的VIL （交流）电平的单端数据选通道口VIH / L（直流）在其过渡的开始下降信号
适用于测试设备。 DQS信号必须是单调的VIL （ DC）最大和VIH （ DC）分之间。
与单端数据选通信号26，输入波形定时启用致辞[位10 ] = 1时，从输入信号交叉引用在
VIH（直流）电平的单端数据选通道口VIH / L的（交流）在其对一个上升信号过渡的结束，并从输入信
纳尔交叉处的VIL （直流）电平的单端数据选通道口VIH / L的（交流）在其过渡的端部为一下降信号
适用于测试设备。 DQS信号必须是单调的VIL （ DC）最大和VIH （ DC）分之间。
3个时钟27 tCKE分钟意味着CKE必须在三个连续正时钟边沿登记。 CKE必须保持在有效的输入
平才能实现注册的3个时钟脉冲的整段时间。因此，任何CKE过渡期后， CKE可能无法从它的过渡
在TIS + 2 * TCK + TIH的时间内有效电平。
修订版0.2 / 2005年3月
35
