位置：首页 > IC型号导航 > 首字符M型号页 > 首字符M的型号第1452页 > MPC8308CVMAFDA > MPC8308CVMAFDA PDF资料 > MPC8308CVMAFDA PDF资料6第77页
时钟
表55
提供推荐工作条件下器件的工作频率
（表
2).
表55.工作频率为MPC8308
特征
1
e300内核频率（ core_clk ）
连贯的系统总线频率（ csb_clk ）
DDR2内存总线频率（ MCK ）
2
本地总线频率（ LCLK0 ）
3
最大工作频率
400
133
133
66
单位
兆赫
兆赫
兆赫
兆赫
注意事项：
1. SYS_CLK_IN频率， RCWL [ SPMF ]和RCWL [ COREPLL ]的设置必须被选择，使得所得
csb_clk ，
MCK ， LCLK0和
core_clk
频率不超过各自的最大或最小工作频率。
2， DDR数据速率2倍的DDR内存总线频率。
3.局部总线频率为1/2，1/4 ，或1/8
lbc_clk
频率（取决于LCCR [ CLKDIV ] ），它是反过来， 1x或2x
该
csb_clk
频率（取决于RCWL [ LBCM ]）。
21.2
系统配置PLL
该系统PLL通过RCWL [ SPMF ]参数控制。
表56
表示乘法因数
编码为系统PLL 。
表56.系统PLL比率
RCWL [ SPMF ]
0000
0001
0010
0011
0100
0101
0110–1111
1000
1001
1010
1011
1100
1101
1110
1111
csb_clk ： SYS_CLK_IN
版权所有
版权所有
2:1
3:1
4:1
5:1
版权所有
8:1
9:1
10 : 1
11 : 1
12 : 1
13 : 1
14 : 1
15: 1
如上述
第21节， “时钟”
在复位的LBCM ， DDRCM和SPMF参数
配置字低选择主时钟输入（ SYS_CLK_IN ）和内部之间的比率
MPC8308的PowerQUICC II Pro处理器硬件规格，第0版
飞思卡尔半导体公司
77
