说明，体系结构和功能
表2-1
说明的HardCopy Stratix和之间的区别
Stratix器件。
表2-1 。的HardCopy Stratix和Stratix器件的比较（第2第1部分）
的HardCopy的Stratix
定制设备。所有
可重编程的支持被删除
并且不需要任何配置。
50％的平均业绩
改进了相应的
FPGA
(1).
少40 ％的功耗平均
消费相比，
相应的FPGA
(1).
的Stratix
再编程与配置
在上电时必需的。
高性能FPGA 。
标准的FPGA功耗。
联系Altera的信息，关于IP支持所有设备可用。
特定的IP支持。
双倍数据速率（ DDR ） SDRAM
最高工作频率为
悬而未决的表征。
所有路由连接是直接和
所有未使用的路由被除去。
HC1S30和HC1S40设备有
两个M - RAM块。 HC1S80设备
有六个M- RAM块。
这是不可能的初始化M512和
在上电期间M4K RAM的内容。
DDR SDRAM可以在200 MHz下运行
为-5速度等级的器件。
多轨路由缝合在一起
布线资源，以提供路径。
EP1S30和EP1S40器件有四个
M- RAM块。 EP1S80器件
9 M- RAM块。
M512和M4K RAM中的内容
块可以在预装
在一个指定的数据结构
存储器初始化文件（ .mif文件） 。
存储器输出的内容
寄存器上电复位后初始化为“0” 。
HC1S30设备有10的PLL 。
HC1S40设备有12个PLL 。
PLL动态重配置使用
MIF初始化一个RAM资源
信息。
存储器输出的内容
登记后，未知电
复位（POR） 。
HC1S30和HC1S40设备有六个
锁相环。
PLL动态重配置的用途
ROM中的信息。这
重新配置中所执行的
后端并且不影响
迁移流动。
在I / O元件（ IOEs ）是等价的IOEs是针对FPGA优化
但不完全相同，由于架构的FPGA IOEs 。
轻微的设计优化了
HardCopy器件。
Altera公司。
2008年9月
2–3
