位置：首页 > IC型号导航 > 首字符D型号页 > 首字符D的型号第181页 > DSP56F801-7UM > DSP56F801-7UM PDF资料 > DSP56F801-7UM PDF资料1第46页
3.13 JTAG时序
由于从美国国际贸易委员会的命令， BGA封装生产线和部分数字表示这里目前没有
在美国进口或销售之前2010年9月可从飞思卡尔： DSP56F807VF80 ， DSP56F807VF80E
工作条件：
V
SS
= V
SSA
= 0 V, V
DD
= V
DDA
= 3.0-3.6 V，T
A
= -40 °至+ 85°C ，C
L
≤
50pF的，女
OP
= 80MHz的
特征
工作频率TCK
2
TCK周期时间
TCK时钟脉冲宽度
TMS，TDI数据建立时间
TMS ， TDI数据保持时间
TCK低到TDO数据有效
TCK低到TDO三态
TRST断言时间
DE断言时间
符号
f
OP
t
CY
t
PW
t
DS
t
DH
t
DV
t
TS
t
TRST
t
DE
民
DC
100
50
0.4
1.2
—
—
50
4T
最大
10
—
—
—
—
26.6
23.5
—
—
单位
兆赫
ns
ns
ns
ns
ns
ns
ns
ns
表3-18 JTAG时序
1, 3
1.定时既是等待状态和频率相关。对于列出的值，T =时钟周期。对于80MHz的操作，
T = 12.5ns 。
操作2. TCK的频率必须小于1/8的处理器速度。
3.列出的参数设计保证。
t
CY
t
PW
V
IH
t
PW
V
M
TCK
（输入）
V
M
= V
IL
+ (V
IH
– V
IL
)/2
V
M
V
IL
图3-29测试时钟输入时序图
56F807技术数据技术数据，版本16
46
飞思卡尔半导体公司
