C8051F310/1/2/3/4/5/6/7
模拟/数字
动力
VDD
端口0
LATCH
端口1
LATCH
P
0
D
r
v
C
R
O
S
S
B
A
R
P
1
D
r
v
P
2
D
r
v
P
3
GND
UART
C2D
P0.0/VREF
P0.1
P0.2/XTAL1
P0.3/XTAL2
P0.4/TX
P0.5/RX
P0.6/CNVST
P0.7
硬件调试
RESET
/RST/C2CK
POR
掉电
OUT
8
0
5
1
16 KB
FL灰
256字节
SRAM
1 KB
SRAM
定时器
0,1,2,3 /
RTC
PCA /
WDT
SMBUS
SPI
端口2
LATCH
P1.0
P1.1
P1.2
P1.3
P1.4
P1.5
XTAL1
XTAL2
外
振荡器
电路
2%
国内
振荡器
系统时钟
C
o
SFR总线
r
e
P2.0
P2.1
P2.2
P2.3
P2.4
P2.5
P3.0/C2D
端口3
LATCH
D
r
v
CP0
+
-
+
-
温度
CP1
VDD
VREF
10-bit
200 kSPS时
ADC
A
M
U
X
VDD
AIN0–AIN20
图1.7 。 C8051F316框图
修订版1.6
25
