C8051F310/1/2/3/4/5/6/7
1.1.
CIP -51 微控制器核
1.1.1 。完全兼容8051
在C8051F31x系列采用Silicon Labs的专利CIP- 51微控制器内核。 CIP-51的完全
与MCS- 51 指令集兼容;标准803X / 805x的汇编器和编译器可以使用
来开发软件。在CIP - 51内核提供了所有的外设包括一个标准的8052 ，包括
4个16位计数器/定时器，一个全双工UART，具有增强波特率配置，增强的SPI
端口， 1280字节的内部RAM ， 128字节特殊功能寄存器（ SFR ）的地址空间，并29/25/21
I / O引脚。
1.1.2 。提高吞吐量
在CIP - 51采用流水线结构，大大提高了指令执行速度比标
准8051架构。在一个标准的8051中，除MUL和DIV以外所有指令都需要12或24个系统
时钟周期，以12至24兆赫的最大系统时钟执行。与此相反，在CIP -51内核exe-
cutes 70％ ，其在一个或两个系统时钟周期的指令，只有四个指令时超过
4个系统时钟周期。
在CIP - 51共有111条指令。下表显示的指令的总数
要求每个执行时间。
时钟执行
的指令数
1
26
2
50
2/3
5
3
14
3/4
7
4
3
4/5
1
5
2
8
1
与CIP- 51工作在25 MHz的最大系统时钟，它有一个吞吐量峰值速度达到25MIPS 。图1.9
显示的峰值吞吐量为各种8位微控制器内核与他们最大的系的比较
统时钟。
25
20
MIPS
15
10
5
SILICON LABS
微芯片
飞利浦
ADuC812
CIP-51
PIC17C75x
80C51
8051
（ 25 MHz的CLK ） （ 33 MHz的CLK ） （ 33 MHz的CLK ） （ 16 MHz的CLK ）
图1.9 。山顶MCU执行速度比较
修订版1.6
27
