CDCE949
CDCEL949
www.ti.com
SCAS844D - 2007年8月 - 修订2010年3月
时序要求
超过电源电压，负载推荐范围和经营自由空气温度
CLK_IN要求
f
（CLK）
t
r
/ t
f
税
CLK
LVCMOS时钟输入频率
PLL旁路模式
PLL模式
民
0
8
40%
标准
模式
民
f
（ SCL ）
t
SU （ START）
t
H（ START）
t
W（ SCLL ）
t
W（ SCLH ）
t
H（ SDA ）
t
SU（ SDA ）
t
r
t
f
t
SU（ STOP）
t
BUF
SCL时钟频率
启动安装程序时（ SCL ，SDA前低至高）
开始保持时间（ SDA后低SCL为低电平）
SCL为低电平脉冲持续时间
SCL高电平脉冲持续时间
SDA保持时间（ SDA后SCL为低电平有效）
SDA建立时间
SCL / SDA输入上升时间
SCL / SDA输入下降时间
停止建立时间
一个停止和启动条件之间的总线空闲时间
4.0
4.7
0
4.7
4
4.7
4
0
250
1000
300
0.6
1.3
3.45
最大
100
快
模式
民
0
0.6
0.6
1.3
0.6
0
100
300
300
0.9
最大
400
千赫
ms
ms
ms
ms
ms
ns
ns
ns
ms
ms
喃
最大
160
160
3
60%
单位
兆赫
ns
上升和下降时间的CLK信号（20％至80％）
在V占空比CLK
DD
/ 2
SDA / SCL时序要求（见
图12）
单位
设备特点
在推荐工作的自由空气的温度范围（除非另有说明）
参数
整体参数
I
DD
电源电流（见
图3）
所有输出关闭，女
CLK
= 27
兆赫，女
VCO
= 135 MHz的;
无负载，所有的输出上，
f
OUT
= 27 MHz的
在所有的PLL
每个PLL
CDCE949
V
DDOUT
=3.3 V
CDCEL949
V
DDOUT
=1.8 V
38
9
4
mA
2
50
0.85
80
230
V
DD
= 1.7 V ;我
I
= -18毫安
V
I
= 0 V或V
DD
; V
DD
= 1.9 V
V
I
= V
DD
; V
DD
= 1.9 V
V
I
= 0 V; V
DD
= 1.9 V
V
ICLK
= 0 V或V
DD
V
IXout
= 0 V或V
DD
V
IS
= 0 V或V
DD
6
2
3
pF
–1.2
±5
5
–4
1.45
230
mA
V
兆赫
兆赫
V
mA
mA
mA
mA
测试条件
最小值典型值
(1)
最大
单位
I
DD （ OUT ）
电源电流（见
图4
和
图5）
掉电电流。每个电路
断电除了SDA / SCL
电源电压V
DD
阈值功率
了控制电路
PLL的VCO频率范围
LVCMOS输出频率
LVCMOS输入电压
LVCMOS输入电流
LVCMOS输入电流为S0 / S1 / S2
LVCMOS输入电流为S0 / S1 / S2
输入电容鑫/ Clk时
输入电容XOUT
输入电容在S0 / S1 / S2
I
DD （ PD ）
V
（ PUC ）
f
VCO
f
OUT
V
IK
I
I
I
IH
I
IL
C
I
f
IN
= 0兆赫，V
DD
= 1.9 V
LVCMOS参数
(1)
所有典型值均在各自的标称V
DD
.
版权所有 2007-2010 ，德州仪器
提交文档反馈
5
产品文件夹链接（ S） ：
CDCE949 CDCEL949
