CDCE937
CDCEL937
SLAS564F - 2007年8月 - 修订2010年3月
www.ti.com
表10. PLL1配置寄存器（续）
OFFSET
(1)
16h
位
(2)
7
6:0
7
6:0
7:0
7:4
3:0
7:3
2:0
7:5
4:2
1Bh
1:0
VCO1_0_RANGE
00b
缩写
SSC1DC
Pdiv2
—
Pdiv3
PLL1_0N [11： 4]
PLL1_0N [3 ：0]的
PLL1_0R [8： 5]
PLL1_0R [4 ：0]的
PLL1_0Q [5：3 ]
PLL1_0Q [2 ：0]的
PLL1_0P [2 ：0]的
默认
(3)
0b
01h
0b
01h
004h
PLL1 SSC下/中心选择：
7位Y2输出分频器Pdiv2 ：
保留 - 不写别人比0
7位Y3输出分频器Pdiv3 ：
(5)
描述
0 = DOWN
1 - 中心
1到127是分频器值
0 - 复位，备用
17h
18h
19h
0 - 复位，备用
1到127是分频器值
PLL1_0 ：用于频率f 30位乘法器/除法器数值
VCO1_0
（有关详细信息，请参阅第
PLL乘法器/除法定义） 。
000h
1Ah
10h
010b
f
VCO1_0
范围选择：
00 –
01 –
10 –
11 –
f
VCO1_0
< 125兆赫
125兆赫
≤
f
VCO1_0
< 150兆赫
150兆赫
≤
f
VCO1_0
< 175兆赫
f
VCO1_0
≥
175兆赫
1Ch
1Dh
7:0
7:4
3:0
7:3
2:0
7:5
4:2
PLL1_1N [11： 4]
PLL1_1N [3 ：0]的
PLL1_1R [8： 5]
PLL1_1R [4 ：0]的
PLL1_1Q [5：3 ]
PLL1_1Q [2 ：0]的
PLL1_1P [2 ：0]的
004h
PLL1_1
(5)
：对频率f 30位乘法器/除法器数值
VCO1_1
（有关详细信息，请参阅第
PLL乘法器/除法定义）
000h
1Eh
10h
010b
f
VCO1_1
范围选择：
00 –
01 –
10 –
11 –
f
VCO1_1
< 125兆赫
125兆赫
≤
f
VCO1_1
< 150兆赫
150兆赫
≤
f
VCO1_1
< 175兆赫
f
VCO1_1
≥
175兆赫
1Fh
1:0
VCO1_1_RANGE
00b
(5)
PLL设置限制： 16≤q≤63 ， 0≤p≤7 ， 0≤r≤511 ， 0<N<4096
18
提交文档反馈
版权所有 2007-2010 ，德州仪器
产品文件夹链接（ S） ：
CDCE937 CDCEL937
