位置：首页 > IC型号导航 > 首字符L型号页 > 首字符L的型号第945页 > LM25061PMM-1 > LM25061PMM-1 PDF资料 > LM25061PMM-1 PDF资料1第18页
LM25061
选择选项A或B从的的UVLO节
设置UVLO门限申请信息和
滞后。使用过程中适当的选项
UVLO引脚来确定电阻值。
选择适当的电压，和上拉电阻器，用于
电源良好输出。
确定为FB引脚的电阻值。
PC板指南
30090351
图14.电源良好输出
如果需要一定的延时，在胚胎植入前诊断，建议电路如图
图15.在图15A ，电容C
PG
增加了延迟的利培
荷兰国际集团边缘，而不是下降沿。在图15b ，上升
边缘被延迟由R
PG1
+ R
PG2
和C
PG
，而落下
边缘由R延迟较少量
PG2
和C
PG
。添加
R两端的二极管
PG2
（图15C ），允许在相同的延迟
两个边缘，或一个短的延迟的上升沿和一个长延迟
在下降沿。
设计整合过程
推荐的设计整合过程如下：
确定电流限制阈值（I
LIM
） 。这道门槛
必须比正常最大负载电流更高，
允许在电流检测电阻值容差
和LM25061电流限制阈值电压。利用
式（1）来确定R的值
S
.
确定最大允许功耗
该系列通过FET （ Q1 ） ，使用设备的SOA
信息。使用等式2来确定的值
R
PWR
.
确定在定时器的定时电容值
销（C
T
）利用式（3）或式（4）故障超时
期间（t
故障
）必须大于电路的较长的导通导通
时间。的导通时间可以使用来估计
在这个数据的开启时间段的方程
表，但应通过实验来验证。查看
所得的插入时间，并且如果重新启动定时
LM25061-2被使用。
在设计时，遵循以下原则应遵循
PC板为LM25061 ：
将LM25061接近电路板的输入连接器
从连接器到尽量减少引线电感
FET 。
将一个小电容（1000 pF）的直接相邻的
该LM25061的VIN和GND引脚，以帮助最大限度地减少
这可能对输入电源线发生瞬变。
几伏的瞬态极易发生时的负荷
电流被切断。
检测电阻（R
S
）应接近LM25061 ，
和连接到它使用在所示的开尔文的技术
图7 。
高电流路径，从电路板的输入到负载
（通过Q 1 ） ，并在返回路径，应该是平行和靠近
对于彼此以尽量减少回路电感。
为各个组成部分的接地连接
围绕LM25061应直接连接到每
等，并以LM25061的GND引脚，然后连接
以在一个点的系统接地。请勿连接
通过性高的各种组件理由相互
目前的接地线。
为串联导通器件散热充分
（ Q1 ） ，以帮助降低导通时的应力和关断。
电路板的边缘连接器可以设计成关闭
该LM25061的板卸下，电源之前
电压从LM25061断开。在
图16
UVLO引脚的电压变为地上V前
SYS
从LM25061去掉短边缘到
连接器插针。当板卡插入边缘
连接器，该系统的电压被施加到LM25061的
UVLO电压之前， VIN引脚被拉高。
30090352
图15.添加延迟的电源良好输出引脚
www.national.com
18
