CS5451A
96个SCLK
SCLK
...
...
15 14 13 12 11 10 9
8 7 6
5
4 3
2 1
0 15 14 13 12 11 10 9 8
7 6 5 4
3 2 1 0 15 14
...
...
... 3 2 1 0
FSO
SDO
[低]
信道1 （V）的
信道1 （I）中
...
...
[低]
CH 。 2 （V）的
...
CH 。图2（ I）的
...
CH 。 3 （V）的
...
CH 。图3（ I）中
图3.一个数据帧
当数据没有被传输SCLK保持低电平。
（参见图3 ）
成帧信号（ FSO ）输出通常较低。 FSO
变高，具有脉冲宽度等于一个SCLK的周期，
当瞬时电压和电流数据SAM-
普莱斯即将被发送到串行接口的
面（每个A / D转换后）。 SCLK不
在FSO高活性。
96个SCLK周期FSO下降后， SCLK处于活动状态，
SDO提供了有效的输出。六个信道的16位数据
输出， MSB优先。图4示出了如何电压
年龄和电流测量值被输出为三
阶段。 SCLK将被保持为低电平，直到下一个SAM-
PLE时期。
RESET被激活，所有内部寄存器被设置为一个去
故障状态。
一旦开机， RESET引脚必须保持低电平
（活动） ，直到电源稳定后。
4.6
参考电压
该CS5451A的操作与1.2 V指定
之间的VREFIN和AGND引脚参考。该
转换器包括一个内部1.2 V基准电压源，可
用于通过连接VREFOUT销到VRE-
该装置的FIN销。该VREFIN可用于CON组
NECT外部滤波和/或引用。
4.7
电源
4.5
系统初始化
当RESET引脚是一个硬件复位启动
强制低配的50 ns的最小脉冲宽度。当
低，稳定的模拟功耗和优异的
在CS5451A的电压抑制允许使用的
简单的电荷泵负电源发生器。该
使用负电源缓解需要水平
SCLK
96个SCLK
FSO
每个数据段
是16位长。
SDO
通道1 V
通道1 I
通道2 V
通道3我
频道3 V
通道2我
图4.串行端口的数据传输
10
DS635F3
