CPC7508
装置以测试没有的负载影响下降
行馈送电路。
Test_IN监视器。
断路开关SW1和SW2
加上TEST_IN开关SW5和SW6关闭，
所有其它开关打开。在这种状态下也能够
监视SLIC的输出，而在SLIC被找到
行。
TEST_OUT监视器。
断路开关SW1和SW2
加TEST_OUT开关SW3和SW4的
闭合，所有其它开关打开。在这种状态下它是
可以监测LCAS输出，同时在SLIC
在驱动线。
Test_IN & OUT 。
TEST_IN开关SW5和SW6
加TEST_OUT开关SW3和SW4的
闭合，所有其它开关打开。该状态下可以
传输信道的同步检测
和下降。
Test_IN桥。
TEST_IN开关SW5和
SW6加TEST桥开关SW7和SW8
闭合，所有其它开关打开。该状态下可以
连接SLIC输出到测试出公交车
比较挂机TEST_OUT监视器
评价。这使得有可能以确定是否
有与分段开关的故障。
全关。
所有开关打开。这种状态可以激活
通过设置适当的IN完成
X
图案或拉动的T
SD
输入/输出低电平。
2.3.2欠压检测和开关锁闭
下在CPC7508电压检测电路
由内部检测器来评价Ⅴ的
DD
电源和智能逻辑提供开关状态
在两个电源和功率损耗控制
转场。
任何时候，一个不满意的情况会导致V
DD
供应低于欠压的内部设置
锁定阈值，智能逻辑覆盖用户
通过在INx的阻塞信息切换控制
输入引脚和条件的开关控制逻辑
将开关到全关状态。
2.3.2.1电顺序
在上电时，欠压检测器和智能
该开关驱动电路之前逻辑变得活跃
和开关控制逻辑可以激活任何的
开关。作为V
DD
电源启动时，上升
供电电压由电压下进行评价
检测器，以确定何时解除断言的下
高压开关锁定命令。之前释放的
锁了命令，智能逻辑前提条件
为全关状态的开关控制逻辑。
该All_Off状态是通过保持LATCH持续
输入为逻辑高电平。这是由一个实现
在闩锁销拉动外部电阻
输入到所使用的板载逻辑电源电压。
该锁存逻辑高固定的开关控制逻辑
与CPC7508保持在全关闭状态，直到
锁存输入被下拉到逻辑低。前
的逻辑低电平时闩锁销断言时，控制
的投入
A
在
B
而在
C
必须正确调节。
2.3.2.2热插拔和电源电路设计
注意事项
为了方便热插拔插入并接通电源控制
LATCH引脚具有一个外部上拉电阻到本地
逻辑电源轨，将举行一个非驱动锁销
在逻辑高电平状态。这使电路板设计人员
使用带有FPGA的装置和其他装置的CPC7508那
上电时提供高阻抗输出，
配置。
2.3开关逻辑和控制
2.3.1简介
该CPC7508使用三种输入透明锁存器
的外部控制输入端之间的接口，
IN
A
在
B
而在
C
和开关逻辑。控制
透明锁存器是由锁存器的输入的装置。
从锁存数据输出被馈送到开关控制
逻辑，其解码输入并驱动
适当的开关。为了防止不希望的开关
在这两种启动和关机活动
开关控制逻辑也包含欠压锁定
出检测电路来管理的行为
CPC7508 。在欠压锁定释放
阈值的内部设置，以确保所有的内部逻辑
在接受外部开关前，适当偏置
从INx的输入命令来控制开关
状态。之前松开下压的锁定，
该开关控制逻辑被调节到全关
状态
10
www.clare.com
R04
