位置：首页 > IC型号导航 > 首字符I型号页 > 首字符I的型号第0页 > IDT79RC4640_08 > IDT79RC4640_08 PDF资料 > IDT79RC4640_08 PDF资料1第5页
IDT79RC4640
地址为“超出范围” ，相应的“基地”的值寄存器
添加到虚拟地址，以形成为物理地址为参考
ENCE 。如果地址不在范围之内，一个异常信号。
利用此功能，多个用户进程在一个单一的物理
存储器，而无需使用一个TLB中。这种类型的操作是进一步
由多个开发工具为RC4640支持，包括
实时操作系统和“位置无关的代码” 。
内核模式地址不使用基部界限寄存器，而是
而经过一个固定的虚拟到物理地址的转换。
调试支持
为了便于软件调试，在RC4640增加了对“手表”寄存器
TER值到CP0 。当启用时，这些寄存器将导致CPU取
当一个“看”的地址是正确访问异常。
中断向量
该RC4640还增加了能力，加快中断异常
解码。不像RC4700 ，它利用一个单一的公共的异常
矢量所有的异常类型（包括中断）时， RC4640可
内核软件，使一个单独的异常中断向量。当
启用后，该向量位置的速度，允许中断处理
软件，以避免通用解码异常中断。
高速缓存存储器
为了使RC4640的高性能管道全和操作
有效的RC4640采用片上指令和数据缓存
即每一个都可以在单个处理器周期存取。每个缓存都有
它自己的64位的数据路径，并且可以并行地被访问。缓存
子系统提供整数和浮点单元与aggre-
超过3200 MB每秒管道时钟门控带宽
频率267MHz的。高速缓冲存储器子系统在结构上类似
该发现在RC4700 ，虽然有些变化已经imple-
mented 。表4是在RC4640中找到的高速缓存的概述。
指令缓存
在RC4640采用了双向组相联的片上的指令
化缓存。这无形中索引，物理标记高速缓存为8KB大小
并且奇偶校验保护。
因为高速缓冲存储器被虚拟地索引，虚拟到物理的
地址的转换发生在平行于所述的高速缓存访问，从而进一步
通过允许这两个操作发生simul-提高性能
taneously 。该标签包含一个20位的物理地址和有效位，并且是
平价保护。
指令高速缓冲存储器是64位宽，并可以再填充或访问
在单个处理器周期。取指令要求每个只有32位
周期，对于1068MB /秒的在267MHz的峰值指令带宽。
顺序访问利用64位的提取操作，以减少功率
功耗和高速缓存未命中笔芯，可以写64位每周期，以尽量减少
高速缓存未命中点球。行大小是8个指令（ 32个字节），以
最大限度地提高性能。
此外，一组中的指令高速缓冲存储器中的内容（设定为“ A”）的
可以“锁定”设置在一个CP0寄存器中的一位。锁定套
阻止其内容被覆盖通过随后的高速缓存
小姐;发生笔芯那么只有进入“设置B” 。
此操作有效地“锁定”的关键代码到一个4kB的集合，
同时允许另一组来服务于其他指令流
正常的方式。因此，高速缓存性能的有益效果，
而确定性的实时响应被保留。
数据缓存
为了快速，单周期存取数据时， RC4640包括8KB的导通
芯片的数据高速缓存，它是2路组相联以固定的32字节
（八个字）管线尺寸。表4列出了RC4640缓存属性。
特征
SIZE
组织
行大小
指数
标签
写入策略
行调令
指令
8KB
8KB
数据
2路组相联的2路组相联
32B
VADDR
11..0
PADDR
31..12
不适用
读子块顺序
连续写
32B
VADDR
11..0
PADDR
31..12
回写/ （国际）简讯
读子块顺序
连续写
第一个字
每字节
集A
转让后重启小姐
奇偶
缓存锁定
整条生产线
每个字
集A
表4 RC4640缓存属性
数据高速缓存保护与字节奇偶校验和其标签被保护
用一个奇偶校验位。这几乎是索引和身体标记，以
允许同时进行地址转换和数据缓存访问
正常的写入策略是回写，这意味着商店，一个
高速缓存线不立即导致存储器进行更新。这
通过减少总线流量和消除提高了系统性能
等待每一个存储操作发行之前完成的瓶颈
随后的内存操作。软件可以然而，选择直写
通过对某些地址范围，使用CP0的CAlg寄存器。
支持的数据高速缓存的高速缓存协议是：
◆
未缓存。
在存储区的地址表示为未缓存将不
从缓存中读取。商店这样的地址将被写入
直接到主存储器中，在不改变缓存内容。
◆
写回。
负载和取指令会先搜索缓存，读取
仅当所需数据不在高速缓存中驻留的主存储器。上
数据存储操作，缓存是第一个搜索，如果看
目标地址缓存居民。如果它是驻留，缓存CON-
5 23
2008年12月5日
