LTC1272
APPLICATI
S I FOR ATIO
CS & RD
t
2
忙
≥
40ns*
CLK IN
t
14
DB11
（MSB）
DB10
DB1
DB0
（ LSB ）
t
13
不确定转换时间为30ns
＆ LT ;
t
14
＆ LT ;
180ns
* THE LTC1272 IS也兼容的AD7572同步模式。
LTC1272 TA06
图5. RD和CLK IN的同步操作
图5.不过，即使没有遵守这个指南 -
线， LTC1272仍与AD7572同步的兼容
nization模式，在不增加线性误差。这
意味着要么下降或上升的CLK边缘可能
靠近RD的下降沿。
驱动模拟输入
的LTC1272的模拟输入是非常容易的驱动
比AD7572的。输入电流未调制
由DAC迟来如AD7572 。它只有一个小
从充电取样与保持电容电流尖峰
TOR在转换结束。在转换的
模拟输入功耗仅为直流电流。唯一的要求
是，放大器驱动模拟输入电压必须解决
小电流尖峰后先下一转换
开始。任何运算放大器，落户在1μs至小电流
瞬变将允许最高速度运行。如果慢
运算放大器的使用，多个沉降时间可以通过提供
提高转换之间的时间。 DE-适合
恶习驱动LTC1272 A的能力
IN
输入包括：
LT1006和LT1007运算放大器。
内部时钟振荡器
图6示出了LTC1272内部时钟电路。一
晶体或陶瓷谐振器可被连接之间
CLK IN （引脚17）和CLK OUT （引脚18 ），以提供一个时钟
振荡器， ADC时序。另外水晶/ resona-
器可以被省略和一个外部时钟源可以是
U
t
CONV
C1
C2
CLK出
18
17
CLK IN
1M
时钟
LTC1272
注意事项：
LTC1272-3 - 4MHz晶振/陶瓷谐振器
LTC1272-8 - 1.6MHz的晶体/陶瓷谐振器
LTC1272 TA09
W
U
UO
图6. LTC1272的内部时钟电路
连接到CLK IN 。对于外部时钟的占空比
不是关键的。一个倒置的CLK IN信号将出现在
所示的动作波形的CLK OUT引脚
图7.电容上的CLK OUT引脚应
最小化以获得最佳的模拟性能。
内部参考
该LTC1272具有一个片上温度补偿，
弯曲矫正，带隙基准源，这是工厂
修剪至2.42V
±1%.
它在内部连接到
DAC ，也可在第2脚，可提供高达1mA的电流
到外部负载的电流。
为尽量减少代码转换噪声基准输出
应使用去耦电容，以滤除宽带
从参考（ 10μF钽并联一个噪声
0.1μF的陶瓷电容） 。参考的简化原理图
其建议去耦示于图8 。
1272fb
9
