CAT310
引脚说明
VCC
是电源输入，内部逻辑
并与3.3V和5V兼容
系统。该逻辑是在复位状态下保持
直到VCC超过2.5V 。建议
一个小的旁路陶瓷电容（ 1uF的）
放置VCC和GND引脚之间的
该设备。
空白
是CMOS逻辑输入（高电平有效）
用于暂时禁止所有输出。一
10微安内部上拉电流
目前该引脚上。多色引脚必须
驱动到逻辑低，以便对信道的输出
恢复正常运行。外部上拉
下为10kΩ的电阻或更少足以
逻辑低电平。
罪
是CMOS逻辑管脚用于传递
串行输入的数据流进入内部-10-
位的移位寄存器。最近或最后一个数据
在串行流中的值用于
配置输出通道的状态为“零”
（ OUT0 ） 。在初始加电时
序列的移位寄存器的所有内容都
复位和清除为零。
SOUT
用于菊花的CMOS逻辑输出
链应用。串行输出的数据流
从内部10位的最后阶段饲喂
移位寄存器。在时钟的每个上升沿，
在SOUT值将被更新。的数据值
本该引脚上是相同的数据值
被用于配置输出的状态
第九频道（ OUT9 ） 。在初始上电时，
SOUT数据流将包含所有零，直到
移位寄存器已满载。
SCLK
是CMOS逻辑引脚用于时钟
内部移位寄存器。在每个上升
时钟的边沿，所述串行数据将前进
通过移位寄存器中的一个阶段。
VBATT
输入监视电池电压。如果一个
过电压时，上述的19V的典型，在检测中，所有
输出被禁止。当结束
过电压状态时，所有输出恢复正常
操作。由VBATT引脚吸收的电流是
比在正常操作期间1微安以下。
XLAT
用于将CMOS逻辑输入
从10位的移位寄存器到传输数据
输出通道锁存器。内部上拉
下来的10微安的电流上存在
该引脚。当XLAT低，每个状态
输出通道保持不变。当
XLAT被驱动为高时，移位寄存器的内容
寄存器出现在它们各自的输出
通道。一个外部上拉电阻
为10kΩ或更少足以逻辑高电平。
OUT0-OUT9
连接十个LED输出
内部的开关的N沟道场效应晶体管。他们
沉电流高达50mA每通道并能
承受瞬态高达40V兼容
汽车“负载突降” 。导通输出
电阻为5Ω ，并关断电阻为5MΩ 。
PGND ， GND
引脚应连接到
在PCB上的接地。
针表
引脚数
1
2
3
4
5
6-10
11-15
16
17
18
19
20
文档。第25087 ，第2版
引脚名称
SCLK
XLAT
罪
SOUT
GND
OUT4 - OUT0
OUT9 - OUT5
保护地
VBATT
VCC
空白
北卡罗来纳州
描述/功能
时钟输入的数据的移位寄存器。
控制输入数据锁存器。
串行数据输入。
串行数据输出。
地面上。
开漏输出。
开漏输出。
地面LED驱动器输出。
电池检测输入。
电源电压的逻辑
空白输入。当BLANK为高电平时，所有的输出驱动器被关闭。
无连接。
4
2008 SCILLC 。版权所有。
特性如有变更，恕不另行通知
