AT89C51AC3
引脚名称
TYPE
描述
RESET ：
振荡器运行时的高层次上该引脚在两个机器周期的复位器件。内部下拉
仅使用一个外部电容到VCC电阻到VSS允许上电复位。
ALE ：
地址锁存使能输出过程中的外部存储器访问锁存地址的低字节。在ALE是
除了在外部数据存储器存取激活每1/6振荡周期（在X2模式下的1/3 ） 。当指令
从内部闪存（EA = 1）执行时， ALE的生成可以由软件禁止。
PSEN ：
程序存储允许输出的控制信号，使得在外部总线的外部程序存储器
提取操作。在从外部程序存储器取指它被激活两次，每个机器周期。然而，当
在每次访问外部数据从外部程序存储器的PSEN两个激活被跳过的执行
内存。在PSEN未激活内部存取。
EA ：
当外部访问保持在较高水平，说明从内部闪存中获取的。当在低电平举行
AT89C51AC3取从外部程序存储器的所有指令
.
XTAL1 ：
输入的内部时钟发生器电路的反向振荡放大器的输入。
为了从外部时钟源驱动器件， XTAL1必须驱动，而XTAL2悬空。操作
上面的16兆赫的频率，应保持在50 ％的占空比。
XTAL2 ：
输出振荡器反相放大器器。
RESET
I / O
ALE
O
PSEN
O
EA
I
XTAL1
I
XTAL2
O
I / O配置
每个端口SFR通过D型锁存器工作时，如示于图1的端口3和4。
CPU "write到latch"信号启动传输内部总线的数据到D型锁存器。一
CPU "read latch"信号传送锁存的Q输出到内部总线。同样，一个
"read pin"信号传输端口引脚的逻辑电平。一些端口的数据说明
激活"read latch"信号，而其他人激活"read pin"信号。锁存指令
系统蒸发散被称为读 - 修改 - 写指令。每个I / O线可能
独立编程为输入或输出。
端口1 ，端口3和端口4
图1显示了端口1和3 ，具有内部上拉电阻的结构。外部
源可以将该引脚拉低。每个端口引脚既可以用于通用配置
I / O或者其替代的输入输出功能。
要使用引脚的通用输出，设置或清除过氧化物酶的相应位注
存器（X = 1,3或4）。要使用引脚的通用输入，设置在寄存器Px位。
这将关闭输出FET驱动器。
要配置引脚的复用功能，设置在寄存器Px位。当闩锁
被设置，则"alternate输出function"信号控制所述输出电平（参见图1） 。该
端口的操作1， 3和4是在"quasi -双向端口操作中进一步讨论
tion"部分。
7
4383D–8051–02/08
