位置：首页 > IC型号导航 > 首字符A型号页 > 首字符A的型号第413页 > AT89C5130A-M > AT89C5130A-M PDF资料 > AT89C5130A-M PDF资料2第15页
AT89C5130A/31A-M
为了优化功率消耗，振荡器的反相器处于非活动状态，当PLL输出
放未选择为USB设备。
图5-2 。
水晶连接
X1
C1
Q
C2
VSS
X2
5.3
5.3.1
PLL
PLL说明
该AT89C5130A / 31A -M的PLL被用于产生内部高频时钟信号（在USB时钟）
与外部的低频率（外部时钟）同步。 PLL的时钟用于
生成的USB接口的时钟。图5-3示出了PLL的内部结构。
该PFLD块相位频率比较和锁定检测。该模块使
基准时钟从N分频器和反向时钟来进行比较的COM
上视向上或向下的信号安泰从R分频器，并产生一些脉冲
相反的时钟边沿的位置。在PLLCON寄存器的PLLEN位是用来启用
时钟产生。当PLL锁定时，该位在PLOCK PLLCON寄存器（见图5-3）是
设置的。
卫生防护中心块是电荷泵通过inject-产生的VCO电压基准
荷兰国际集团或提取连接PLLF引脚上的外部滤波器费（参见图5-4 ） 。值
过滤器组件都在该科“ DC特性”详细介绍。
VCO的块是压控振荡器的电压V控制
REF
所生产
电荷泵。它产生一个方波信号： PLL时钟。
图5-3 。
PLL框图和符号
PLLCON.1
PLLF
PLLEN
N分频器
OSC
时钟
N3:0
Up
PFLD
下
PLOCK
PLLCON.0
卫生防护中心
VREF
VCO
USB时钟
R分频器
R3:0
USB
时钟
OSCCLK
× (
R + 1
)
USBCLK
= ----------------------------------------------
-
N+1
USB时钟符号
15
4337K–USB–04/08
