飞利浦半导体

SAA7104E ; SAA7105E

数字视频编码器

下面部分给出了方程组编程IC，适用于最需要的

常见的应用：在主模式后处理器使用非隔行扫描视频输入

数据。

一些变量去连接如下定义：

InPix ：每输入行的有效像素数

InPpl ：在象素时钟的整个输入线的长度

InLin ：每次输入音响场/帧有源线的数

TPCLK ：像素时钟周期

RiePclk ：的内部到外部的像素时钟的比

OutPix ：每个输出线有源像素的数目

OutLin ：每次输出音响场有效行的数目

TXCLK ：编码器时钟周期（ 37.037纳秒）

7.20.1电视的显示窗口

在60赫兹时，网络连接第一个可见的像素的索引256 ， 710的像素可被编码;在50Hz下，在

指数为284 ， 702的像素可以是可见的。

输出线应集中在屏幕上。但是应当注意的是，编码器具有

2个时钟每像素;看

表47 。

ADWHS = 256 + 710

OutPix （60赫）; ADWHS = 284 + 702

OutPix （50赫）;

ADWHE = ADWHS + OutPix

×

2 （所有频率）

为垂直的，所述过程是一样的。在60赫兹，与视频信息的网络第一行是

号19 ， 240行可以是主动的。对于50赫兹的数字是23和287 ;看

表55

to

表57 。

240

- OutLin

287

- OutLin

FAL =

19

+

------------------------------- （ 60赫兹） ;

FAL =

23

+

------------------------------- （50赫）;

-

-

2

2

LAL = FAL + OutLin （所有频率）

大多数电视机使用过扫描，并且不是所有的像素分别线是可见的。没有

标准的因子，强烈建议使输出的像素数和

行调节。合理的欠系数为10 ％ ，使约640输出

每行的像素。

7.20.2输入帧和像素时钟

被选择的每行的像素时钟和输入的水平偏移量的需要的总数

下一个。唯一的限制是，在水平消隐具有至少10个时钟脉冲。

所要求的象素时钟频率可以通过以下方式来确定：由于

有限的内部FIFO的大小，输入路径具有提供在相同的时间帧的所有像素

如编码器垂直活动时间。缩放器还必须处理网络连接第一个和最后一个

为防FL icker功能边界线。因此：

262.5

×

1716

×

TXCLK

TPCLK =

-------------------------------------------------- --------------------------------- （ 60赫兹）

-

InLin +

2

InPpl

×

整

---------------------

×

262.5

OutLin

-

SAA7104E_SAA7105E_2

皇家飞利浦电子有限公司2005年版权所有。

产品数据表

牧师02 - 2005年12月23日

21 78