“ LVDS
数据，时钟输入和输出时序
LVDS输入
RA1+/
RB1+/
RC1+/
RD1+/
RA6
RA5
RA4
RA3
RA2
RA1
RA0
RB6
RB5
RB4
RB3
RB2
RB1
RB0
RC6
RC5
RC4
RC3
RC2
RC1
RC0
RD6
RD5
RD4
RD3
RD2
RD1
RD0
RCLK1+/-
LVCMOS输出
CLKOUT
（ R / F = L）的
CLKOUT
（ R / F = H）的
RA0½6
有效
有效
有效
有效
有效
有效
有效
RB0½6
RC0½6
RD0½6
,
有效
图9 LVDS数据，时钟输入和输出时序
14 / 20
