块
图中，引脚分配
◎BU2362FV
3 ： CLK27M
(27.0000MHz)
1/4
1/6
15 ： CLK33M
(33.8688MHz)
XTALIN=27.0000MHz
8 ： XTALIN
7 ： XTALOUT
XTAL
OSC
PLL1
1/8
13 ： CLK16M
(16.9344MHz)
PLL2
1/4
16 ： CLK36M
(36.8640MHz)
9 ： CLKA
（ FSE = OPEN ： 16.9344MHz
FSEL = L ： 36.8640MHz ）
1/6
10 ： CLK512FS
（ FSE = OPEN ： 22.5792MHz
FSEL = L ： 24.5760MHz ）
14 ： FSEL1
Fig.124
1 ： VDD2
2 ： VSS2
3 ： CLK27M
4：测试
5 ： AVDD
6 ： AVSS
7 ： XTALOUT
8 ： XTALIN
16 ： CLK36M
15 ： CLK33M
14 ： FSEL1
13 ： CLK16M
12 ： DVDD
11 ： DVSS
10 ： CLK512FS
9 ： CLKA
Fig.125
BU2362FV
FSEL1
开放
L
CLK512FS
22.5792MHz
24.5760MHz
CLKA
16.9344MHz
36.8640MHz
19/24
