BD6934FV
技术说明
6 ）测试的应用板
当应用电路板测试IC ，电容连接到低阻抗的引脚科目将IC
压力。务必要释放每个过程或步骤之后电容器。连接之前，请务必关闭IC的电源关闭
它向或从在检验过程中的夹具或固定装置中取出。在装配过程中的步骤作为抗静电接地集成电路
测量，并运输或存储IC时使用类似的谨慎。
7 ）此单片集成电路包含相邻元件之间的P +隔离和P衬底的层，以保持它们
孤立的。的P / N结形成在这些P层与其他元件的N个层，以创建一个交点
各种寄生元件。例如，当电阻器和晶体管被连接到引脚如图中
如下图所示，
该
P / N结作为寄生二极管，当GND引脚>一种电阻或接地>针B的晶体管（ NPN ） 。
○同样，
当接地>销B的晶体管（ NPN型） ，上述寄生二极管相结合的N层的
其它相邻元件操作为一个寄生NPN晶体管。
寄生元件的形成，因为不同的引脚的电势之间的关系的结果是必然的
IC的架构造成的。寄生元件的操作可以导致与电路操作的干扰以及
IC故障和损坏。由于这些原因，有必要慎重使用，以使IC不会的方式，将用
触发寄生元件，例如由电压，电流的应用低于GND（ P衬底）电压的操作
输入引脚。请记住，在IC可能会出现故障在强磁场。
电阻器
（引脚A）
（引脚B）
C
晶体管（ NPN ）
B
E
（引脚B）
C
E
B
N
P+
N
P
N
P
P+
N
N
P+
N
P
P+
N
GND
寄生元件或
寄生元件
GND
寄生元件
或晶体管
P型衬底
（引脚A）
GND
寄生元件
8 ）地面模式
当使用两个小信号和大电流GND模式，建议隔离两个接地图案，放置
一个接地点，在该应用程序的参考点，使得所述图案的接线电阻和电压变化引起的
通过大电流不会造成变化的小信号接地电压。要小心，不要改变GND布线图案
任何外部零件，无论是。
9 ），热关断电路（ TSD ）
这种集成电路包括一个内置的TSD电路，用于从热损坏的保护。该IC应中使用
指定的功耗范围内。然而，在该事件，该集成电路继续超过其功率的操作
散热限制，随之而来的结温（Tj ）将触发TSD电路关闭所有输出功率
元素。该电路会自动复位，一旦结温（Tj ）下降。在TSD电路假定的操作
该IC的绝对最大额定值被超过。应用程序设计不应该利用TSD的
电路。
10 ）外部零件
驱动电流调节功能在使用低精度的零件（尤其是RT终端连接电阻， CT端子
连接电容和谐振器）可能会发生故障。
外部零件使用高精确度，并为布线图案仔细额外的阻抗和电容。
11 ） RP ， RN终端
电阻内置于OUTP和RP和OUTN和RN之间关闭外部的MOS - FET在待机 - 通过。
请用电汇RP = VCC2和RN = PGND 。
不正确的接线可能导致的穿透电流的损害。
www.rohm.com
2009 ROHM有限公司保留所有权利。
11/12
2009.09 - Rev.B的
