集成
电路
系统公司
ICS95V857-XXX
2.5V的宽范围频率时钟驱动器（为45MHz - 233MHz的）
推荐应用：
DDR内存模块/零延迟板扇出
提供完整的DDR DIMM登记解决方案
与ICSSSTVF16857 ， ICSSSTVF16859或
ICSSSTV32852
产品介绍/产品特点：
低偏移，低抖动PLL时钟驱动器
1至10差分时钟分配（ SSTL_2 ）
反馈引脚输入到输出的同步
PD ＃电源管理
扩频容错输入
当输入信号中去除自动PD
静态相位偏移选择可用的，
为便于板调整;
对列出的选项-XXX =器件图案编号
下文。
-
ICS95V857 .............
0ps
-
ICS95V857-130 ..
+50ps
技术参数：
符合PC3200 A +级规格的DDR -I 400
支持
覆盖所有DDRI速度等级
开关特性：
周期 - 周期抖动： <50ps
输出 - 输出偏斜： <40ps
周期抖动： ± 30PS
引脚配置
GND
CLKC0
CLKT0
VDD
CLKT1
CLKC1
GND
GND
CLKC2
CLKT2
VDD
VDD
CLK_INT
CLK_INC
VDD
AVDD
AGND
GND
CLKC3
CLKT3
VDD
CLKT4
CLKC4
GND
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
GND
CLKC5
CLKT5
VDD
CLKT6
CLKC6
GND
GND
CLKC7
CLKT7
VDD
PD ＃
FB_INT
FB_INC
VDD
FB_OUTC
FB_OUTT
GND
CLKC8
CLKT8
VDD
CLKT9
CLKC9
GND
48引脚TSSOP / TVSOP
6.10毫米机身，0.50毫米间距= TSSOP
4.40毫米主体0.40 mm间距= TVSOP
框图
FB_OUTT
FB_OUTC
CLKT0
CLKC0
的功能
输入
AVDD PD ＃
GND
GND
2.5V
（ NOM ）
2.5V
（ NOM ）
2.5V
（ NOM ）
2.5V
（ NOM ）
2.5V
（ NOM ）
H
H
L
L
H
H
X
CLK_INT
L
H
L
H
L
H
<20MHz)
(1)
输出
PLL状态
CLK_INC CLKT CLKC FB_OUTT FB_OUTC
H
L
H
L
H
L
L
H
Z
Z
L
H
Z
H
L
Z
Z
H
L
Z
L
H
Z
Z
L
H
Z
H
L
Z
Z
H
L
Z
旁路/关
旁路/关
关闭
关闭
on
on
关闭
ICS95V857-XXX
CLKT1
CLKC1
控制
PD ＃
逻辑
CLKT2
CLKC2
CLKT3
CLKC3
CLKT4
CLKC4
FB_INT
FB_INC
CLK_INC
CLK_INT
CLKT5
CLKC5
PLL
CLKT6
CLKC6
CLKT7
CLKC7
CLKT8
CLKC8
CLKT9
CLKC9
0674Q—08/03/04
