ADAU1381
SPI端口
默认情况下， ADAU1381是我
2
C模式，但也可以置于SPI
控制方式拉CLATCH低三倍。 SPI端口
采用了4线接口，包括CLATCH ， CCLK ， CDATA的，
和COUT信号，始终是一个从端口。该CLATCH信号
变低，在事务的开始和高点的端
一个事务。在CCLK信号锁存CDATA在低到高
过渡。 COUT数据被移出ADAU1381对
CCLK下降的边缘，应移入接收
设备，诸如微控制器，在CCLK的上升沿。该
CDATA信号进行串行输入数据，和所述的COUT信号是
串行输出的数据。 COUT信号处于三态，直到
被请求的读操作。这将允许其他SPI兼容
外设共享相同的回读线。所有SPI交易
已示于表24，时序图相同的基本格式
示于图4中的所有数据应该先写入的MSB 。该
ADAU1381只能由一个完全复位取出的SPI模式。
数据字节
的数据字节数根据寄存器被改变
访问。在突发模式中的写入，初始子地址是
写好接着连续数据的连续序列
注册地点。对于单写一个样本时序图
SPI操作的参数存储器示于图44 。
单SPI读操作的采样时序图
图45. COUT引脚变为三态，以驱动
在字节3开头在本例中，字节0到字节2
包含地址和R / W位，以及随后进行的字节
的数据。
SPI读/写时钟频率（ CCLK ）
该ADAU1381的SPI端口具有不对称的读取和
写时钟频率。因此能够将数据写入到所述
设备在更高的数据速率比读数据从装置中。
更详细的信息可在数字定时提供
特定连接的阳离子部分。
芯片地址R / W
SPI处理的第一个字节包含7位芯片地址
和R / W位。该芯片的地址始终是0x38 。的LSB
第一个字节决定了SPI的交易是读
（逻辑1 ），或写（逻辑0 ） 。
表23. SPI地址字节格式
位0
0
第1位
1
第2位
1
第3位
1
4位
0
第5位
0
第6位
0
第7位
读/写
存储器和寄存器访问
有几个条件必须是真实的完全访问所有内存
并通过控制端口寄存器：
该ADAU1381必须已经完成初始化，
包括上电复位， PLL锁定和自启动。
内核时钟必须使能（寄存器16384 （ 0x4000的） ，
时钟控制，位0 ，核心时钟使能，设置为1） 。
存储器控制器必须通电（寄存器16512
（ 0x4080 ） ，数字掉电0 ，第6位，内存控制器，设置
为1）。
声音引擎必须通电（寄存器16512 （ 0x4080 ） ，
数字掉电0 ，位0 ，声音引擎，设置为1） 。
子地址
12位的子地址字被解码成一个位置中的一个
的寄存器。这个子地址是相应的位置
注册。子地址的最高位都是零填充带来的
字到一个完整的2字节的长度。
表24.通用控制Word格式
BYTE 0
chip_adr [6： 0]，读/写
1
1个字节
SUBADR [15：8 ]
2字节
subadr [7 ：0]的
BYTE 3
数据
4个字节
1
数据
继续数据的结束。
第0版|第36页84
