SX -A系列FPGA
上一个版本的变化当前版本（ V5 。 1 ）
表2-13
已更新。
所有的计时表进行了更新。
v3.0
页面
2-17
2-18
to
2-52
该
"Actel安全编程技术与FuseLock 防止逆向工程和1 -I
设计Theft"节
已更新。
该
"Ordering Information"节
已更新。
该
"Temperature级Offering"节
已更新。
该
图1-1 SX -A系列互连元件
已更新。
在“ "Clock
Resources"节“是
更新
该
表1-1 SX -A时钟资源
是新的。
该
"User Security"节
是新的。
该
"I / O Modules"节
已更新。
该
表1-2 I / O特性
已更新。
该
表1-3 I / O特性的所有I / O配置
是新的。
该
表1-4 电时间在其I / O的变得活跃
是新的
该
图1-12 设备选择向导
是新的。
该
"Boundary扫描引脚配置和Functions"节
是新的。
该
表1-9 用于探测能力设备配置选项（ TRST引脚保留）
是新的。
该
"SX -A探头电路控制Pins"节
已更新。
该
"Design Considerations"节
已更新。
该
图1-13 探头设置
已更新。
该
设计环境
已更新。
该
图1-13 设计流程
是新的。
该
"Absolute最大额定值* "节
已更新。
该
"Recommended工作Conditions"节
已更新。
该
"Electrical Specifications"节
已更新。
该
"2.5V LVCMOS2电气Specifications"节
已更新。
该
"SX ，定时Model"
和
"Sample路径Calculations"
方程进行了更新。
该
"Pin Description"节
已更新。
1-ii
1-iii
1-1
1-5
1-5
1-7
1-7
1-8
1-8
1-8
1-9
1-9
1-11
1-12
1-12
1-12
1-13
1-11
1-12
1-12
1-12
1-13
1-23
1-14
1-13
1-8
v2.0.1
该
"Design Environment"节
已更新。
该
"I / O Modules"部分，
和
表1-2 I / O特性
已更新。
该
"SX -A定时Model"节
和
"Timing Characteristics"节
有新的时机
1-23
号。
4 -2
v5.1
