ATmega16/32/64/M1/C1
图26-7 。
并行编程时序，读序列（同一页）与
时序要求
(1)
加载地址
（低字节）
t
XLOL
读数据
（低字节）
读数据
（高字节）
加载地址
（低字节）
XTAL1
t
BVDV
BS1
t
OLDV
OE
t
OHDZ
数据
ADDR0 （低字节）
DATA （低字节）
数据（高字节）
ADDR1 （低字节）
XA0
XA1
注意：
在如图1所示。 ggThe时序要求
图25-7
（即，叔
DVXH
, t
XHXL
和叔
XLDX
）也适用于
读出操作。
325
7647F–AVR–04/09
