科通
哈
公司
连接器
数据I / O
SMA连接器用于输入和输出
所有的高速串行时钟和数据接口。
有效载荷侧SMA连接器可以连接
直接向误码发射机和接收机。该
通道侧的连接通常是
通过并行的扁平电缆连接器。该
三个并行端口等的并行连接
比USER_CDATA使用50针双绞扁平
电缆与其他所有导线接地。
功能概述
该AHA4540同时编码和
解码使用Turbo乘积用户提供的数据
码（ TPC的） 。用户提供的数据移入
在EVB使用串行信号S -和UCLK
S_UDATA从同轴SMA连接器，或
使用USER_UDATA从并行8位传送
并行连接器JP3 ，并准备/接受
握手信号。在图1中， CPLD_1包含
这要么选择与串行数据多路复用器
时钟，或从USER_UDATA总线的并行数据。
此多路转换器的控制是通过AHAESB
提供的Windows软件。在TPC编码器
在AHA4540设备编码的数据，增加了FEC
位，然后将该数据输出到CPLD_3其中
数据被序列化并发送至信道
随着时钟， S_EDATA和S_ECLK ，并
也带动了8位宽幅的
USER_EDATA总线上JP4 。
一旦数据从evalutation输出
主板上无论是串行或并行编码数据
接口，它通过一个外部发送
其中数据是通过加入损坏通道
噪声造成的数据的位错误。这种损坏
数据移入评估板串行
使用S_CCLK和S_CDATA或使用
USER_CDATA 16位宽的并行输入总线上
JP5.
该S_CDATA信号是用于包装有用
周围硬判定信道的数据返回到
AHA4540 TPC解码器。对软判决数据的
16位并行端口必须被使用。在CDATA口
的AHA4540接受多达16位每时钟
接收通道的数据传输。这个数据可以是
I，Q数据或软度量。该芯片最多可以接受
四个I ， Q对或每传输4软指标。在
串行数据流模式所接收到的串行通道
数据反序列化分为四个软指标与
每个度量标准的低3位强制为零，在
FPGA 。在AHA4540校正TPC解码器
数据中的错误，并输出校正后的块
通过CPLD_2两个串行时钟和数据
格式， S_DDATA ， S_DCLK和并行格式
对JP2的USER_DDATA总线。
控制端口
RS232连接到PC主机是通过一个9-
位于的背面针DC连接器外壳
板。配置和监控的EVB的
操作是通过该端口进行。奔腾级
需要PC运行的是Windows操作系统。
动力
5.0V电源是由用户的供电
供应量。所需的最大电流为2.0安培。
