ATmega16U4/ATmega32U4
29.7
SPI时序特性
SEE
图29-4
和
图29-5
了解详细信息。
表29-3 。
SPI时序参数
描述
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
注意：
SCK周期
SCK高/低
上升/下降时间
格局
HOLD
出SCK
SCK到了
SCK到了高
SS低到了
SCK周期
SCK高/低
(1)
上升/下降时间
格局
HOLD
SCK到了
SCK到SS高
SS高到三态
SS低到SCK
模式
主
主
主
主
主
主
主
主
SLAVE
SLAVE
SLAVE
SLAVE
SLAVE
SLAVE
SLAVE
SLAVE
SLAVE
SLAVE
20
20
10
10
t
ck
15
4 t
ck
2 t
ck
待定
民
典型值
SEE
表17-4
占空比为50％
待定
10
10
0.5 t
SCK
10
10
15
ns
最大
1.在SPI编程模式下的最小SCK高/低电平时间为：
- 2 t
CLCL
适用于F
CK
< 12兆赫
- 3 t
CLCL
适用于F
CK
> 12兆赫
图29-4 。
SPI接口时序要求（主模式）
SS
6
1
SCK
（ CPOL = 0 ）
2
2
SCK
（ CPOL = 1 ）
4
5
3
MISO
（数据输入）
最高位
7
...
最低位
8
MOSI
（数据输出）
最高位
...
最低位
385
7766D–AVR–01/09
