3.功能描述
3.1
小数N分频PLL
该ATA5749框图中示出
图1-1第2页。
PLL的操作是
通过一个32位的配置寄存器的内容决定。的15位的值FREQ一起使用
1位434_N315标志来确定所述RF载波频率。这导致了用户可选择的
793赫兹（与13.000 MHz晶振）频率步长。随着分辨率的这个层面上，它是possi-
竹叶提取通过相应地调节FREQ的值，以补偿晶体公差。这
允许使用较低成本的晶体而不会损害最终的精确度。此外，软件
RF载波频率的程序设计允许在一些多通道中使用该设备
应用程序。
调制类型被选择的1位ASK_NFSK标志。 FSK调制是通过MOD-实现
ifying在反馈环路中的分频器模块。这样做的好处的做法是，绩效为
降低RF马刺（常见于创造FSK应用程序通过“拉”的负载电容
晶体振荡器电路）被完全消除。的8位值FSEP建立
FSK频率偏差。因此能够从± 396赫兹，得到的FSK频率偏差
± 101千赫步± 396赫兹。
PLL的锁定时间为1280 / （外部晶振频率），当使用达98.46微秒
13.0000 MHz晶体。当加入到晶体振荡器的启动时间，非常快
时间 - 发射是可能的（通常为300微秒） 。此功能可以延长电池寿命，类似的应用
轮胎气压监测系统，其中消息长度往往小于10毫秒，
在启动过程中的时间“浪费”和建立时间变得更显著。
3.2
选择射频载波频率
分数分频器进行编程以生成RF输出频率f
RF
根据
在所示的公式
表3-1 。
另外，在f的情况下
RF ASK
中， FSEP / 2值四舍五入
到下一个整数值，如果FSEP是奇数。
表3-1 。
RF输出参数公式
S434_N315 = LOW
（ 24+ （FREQ + 0.5） / 16384 ）
×
f
XTO
（ 24+ （FREQ + FSEP + 0.5） / 16384 ）
×
f
XTO
FSEP/32768
×
f
XTO
（ 24+ （FREQ + FSEP / 2 + 0.5） / 16384 ）
×
f
XTO
S434_N315 = HIGH
（ 32.5 + （FREQ + 0.5） / 16384 ）
×
f
XTO
（ 32.5 + （FREQ + FSEP + 0.5） / 16384 ）
×
f
XTO
FSEP/32768
×
f
XTO
（ 32.5 + （FREQ + FSEP / 2 + 0.5） / 16384 ）
×
f
XTO
RF输出参数
f
RF_FSK_LOW
f
RF_FSK_HIGH
f
DEV__FSK
f
RF ASK
FSEP可以取1的值，以255使用13.000 MHz的晶体，频率的范围
偏差F
DEV_FSK
为± 396 Hz至± 101.16 kHz的步骤± 396 Hz的可编程。为
例如，具有FSEP = 100的输出频率被频移键控调制以f
DEV_FSK
= ± 39.6千赫。
FREQ可以值值2500和22000的范围内使用13.0000 MHz的晶振，
输出频率f
RF
可以通过设定频率[ 0:14 ] = 3730进行编程，以315兆赫，
FSEP [0：7 ] = 100， S434_N315 = 0。通过设置FREQ [ 0时14分] = 14342 ， FSEP [0：7 ] = 100和
S434_N315 = 1， 433.92兆赫，可实现。
4
ATA5749 [初步]
9128D–RKE–01/09
